[发明专利]读出放大器及其操作方法、存储器及存储器系统

权利要求书

1.一种读出放大器，其特征在于，包括：预充电单元、读出单元、第一开关单元和第二开关单元；其中，

所述预充电单元，耦接存储单元的第一位线和所述存储单元的第二位线；

所述读出单元，包括第一节点、第二节点、第三节点以及第四节点；其中，电源电压端耦接至所述第一节点，所述电源电压端耦接至所述第三节点；

所述第一开关单元，耦接所述电源电压端和所述第二节点；

所述第二开关单元，耦接所述电源电压端和所述第四节点；

其中，所述读出放大器中所述第二节点和所述第四节点在放电阶段耦接至相同的电位。

2.根据权利要求1所述的读出放大器，其特征在于，所述读出放大器，还包括使能信号线；

所述使能信号线，被配置为传输使能信号；

所述第一开关单元和所述第二开关单元，还分别耦接所述使能信号线，被配置为在所述使能信号为低电平时可导通，高电平时可关断。

3.根据权利要求1所述的读出放大器，其特征在于，所述第一开关单元包括：第一晶体管；其中，

所述第一晶体管的栅极与使能信号线耦接，所述第一晶体管的第二端与所述第二节点耦接，所述第一晶体管的第一端与所述电源电压端耦接；

所述第一晶体管，被配置为在接收的所述使能信号线传输的使能信号为逻辑低电平时可导通，以使所述电源电压端与所述第二节点连通。

4.根据权利要求1所述的读出放大器，其特征在于，所述第二开关单元包括：第二晶体管；其中，

所述第二晶体管的栅极与使能信号线耦接，所述第二晶体管的第二端与所述第四节点耦接，所述第二晶体管的第一端与所述电源电压端耦接；

所述第二晶体管，被配置为在接收的所述使能信号线传输的使能信号为逻辑低电平时可导通，以使所述电源电压端与所述第四节点连通。

5.根据权利要求1所述的读出放大器，其特征在于，所述第一开关单元和所述第二开关单元均包括P型晶体管。

6.根据权利要求1所述的读出放大器，其特征在于，所述读出放大器，还包括第三开关单元，所述第三开关单元的第一端与所述第二节点耦接，所述第三开关单元的第二端与所述第四节点耦接，所述第三开关单元的第三端与使能信号线耦接；其中，

所述第三开关单元，被配置为可导通，以使所述第二节点的电压和所述第四节点的电压相等。

7.根据权利要求6所述的读出放大器，其特征在于，所述第三开关单元包括：第三晶体管；其中，所述第三晶体管的栅极与所述使能信号线耦接，所述第三晶体管的第一端与所述第二节点耦接，所述第三晶体管的第二端与所述第四节点耦接；其中，

所述第三晶体管，被配置为在接收的所述使能信号线传输的使能信号为逻辑低电平时可导通，以使所述第二节点和所述第四节点连通。

8.根据权利要求1所述的读出放大器，其特征在于，所述读出单元包括：第四晶体管、第五晶体管；其中，

所述第四晶体管的栅极和所述第五晶体管的栅极均与使能信号线耦接，所述第四晶体管的第一端与所述电源电压端耦接，所述第四晶体管的第二端与所述第一节点耦接，所述第五晶体管的第一端与所述电源电压端耦接，所述第五晶体管的第二端与所述第三节点耦接；

所述第四晶体管，被配置为在接收的所述使能信号线传输的使能信号为逻辑低电平时可导通，以使所述电源电压端耦接至所述第一节点；

所述第五晶体管，被配置为在接收的所述使能信号线传输的使能信号为逻辑低电平时可导通，以使所述电源电压端耦接至所述第三节点。

9.根据权利要求1所述的读出放大器，其特征在于，所述第一开关单元包括：第六晶体管；其中，

所述第六晶体管的栅极与使能信号线耦接，所述第六晶体管的第二端与所述第二节点耦接，所述第六晶体管的第一端与所述第一节点耦接；

所述第六晶体管，被配置为在接收的所述使能信号线传输的使能信号为逻辑低电平时可导通，以使所述电源电压端与所述第二节点连通。