[发明专利]一种轻量级分组密码线性层硬件的优化方法、系统、设备及存储介质

说明书

本发明提供一种轻量级分组密码线性层硬件的优化方法，包括以下步骤：初始化密码算法线性层的输入变量，所有输入变量构成基S；将基S中两个基元素相加以得到一个新的基元素，将得到的新的基元素添加到基S中，并更新距离向量与频度向量，基元素的选择方法为：若距离向量满足先占门条件，则按照先占门策略从基S中选择两个基元素；若不满足先占门条件，则选择两个频度最大的基元素的组合作为新的基元素；重复上述步骤，直至基S中所有基元素的频度为0；输出所有异或运算步骤，得到硬件实现中的XOR门的选择情况。该方法尝试先找出使用频率最高的XOR门，在保证电路深度的基础上产生可消电路，减少最短线性规划所需的XOR门数量，从而达到低成本的输出。

技术领域

本发明涉及信息安全领域，具体涉及一种轻量级分组密码线性层硬件的优化方法、系统、设备及存储介质。

背景技术

随着物联网技术的发展与广泛应用，信息的安全性和保密性成为越来越多人关注的问题。轻量级加密技术能在资源受限的物联网环境中提供安全解决方案，这使得轻量级密码算法的设计与优化成为目前研究的热点。所谓轻量级密码学是指低成本可实现的密码学，而低成本包括电路面积、电路深度、能耗、延迟等多个方面，其中，电路面积是轻量级加密中的关键硬件标准，其大小取决于实现该算法所需的逻辑门数量。对于许多密码算法来说，最佳电路的实现是由构造决定的，研究如何使任意功能组件的面积成本最小化通常具有重要意义。

以高级加密标准(AES)为例，其加密包括四个步骤，分别是字节代换、行位移、列混淆、轮密钥加。其中列混淆是主要的线性操作，包含一个大型的二元混淆矩阵，通过硬件实现需要大量昂贵的XOR门，因此对该部分的优化有助于节省成本。最短线性规划的目标也就是最大程度地减少用于构造线性函数的电路所需的逻辑门总数。

目前最佳电路的自动化搜索工具主要集中在针对小规模电路提供最佳或近似最佳的解决方案，例如穷举方法：SAT工具和LIGHTER。但对于较大的电路，由于其搜索空间呈指数增长而无法得到有效解，这就需要完全不同的启发式方法。目前在轻量级分组密码线性层硬件的优化的过程中采用的启发式方法的大部分时间都花在新基的选择上，例如，比较典型的启发式方法有Paar算法和BP算法。Paar算法本质上是一种贪心算法，它始终选择使用频率最高的一对操作数，当出现平局时，则按字典顺序选择第一个出现的最佳选项，直到所有操作数恰好出现一次。该算法产生的是无消去电路，而无消去电路一般产生的结果会比最佳结果差30％左右。BP算法是在尽可能多的目标之间找到一条共同的路径，它每次选择使总距离减少最多的一对操作数，其中总距离与等效矩阵的汉明权重有关。当出现平局时，则选择欧几里得范数最大的操作数，直到所有行向量的距离为0。由于计算距离向量的穷举搜索性质而导致其不适用于大尺寸矩阵，但它可以生成可消电路，因此通常会产生更高效的电路，可消电路与无消电路的对比如图1-2所示。

在新基的选择阶段，与BP算法的总距离优先不同，SDF和A1、A2算法均采用最短距离优先，同时优先选择可以直接配对出目标的新基，从而快速得到目标输出，充分发挥可消电路优势，但此类方法在电路深度的优化方面表现较差。当出现平局时，为了提高线性规划得到最优解的可能性，最常用的方法就是选择随机化，如RSDF、RNBP算法等，然而，不加控制的随机化会导致算法无法在合理时间内得到稳定解。因此，如何在保证算法稳定性的同时，对XOR门数量和电路深度进行优化是轻量级分组密码线性层硬件优化的研究重点。

发明内容

本发明旨在至少解决上述背景技术中提出的技术问题之一，提供一种轻量级分组密码线性层硬件的优化方法，以减少最短线性规划所需的XOR门数量，从而达到低成本的输出。

为达到上述目的，本发明所采用的技术方案是：