[发明专利]一种晶圆允收测试结构及制作方法

说明书

本发明提供一种晶圆允收测试结构及制作方法，该方法包括：提供一半导体层，半导体层包括隔离层与有源区，于隔离层周围的有源区上形成栅氧化层，于栅氧化层上形成在X向排布的多晶硅栅和在Y向排布的多晶硅栅，于衬底上形成层间介质层，于层间介质层中形成接触通孔，第一部分接触通孔与有源区连接，第二部分接触通孔与多晶硅栅连接。本发明通过于有源区上形成X向排布的多晶硅栅和Y向排布的多晶硅栅，测量多晶硅栅与有源区之间的电容得到X向或Y向的套准偏移量，能够快速对所有晶圆片进行测试；并且工艺制程中各层图形尺寸的偏差对测试结果没有影响，图形套刻过程中的旋转对测试没有影响；同时，该结构工艺与所有含CMOS工艺的平台兼容。

技术领域

本发明属于半导体生产制造领域，涉及一种晶圆允收测试结构及制作方法。

背景技术

半导体制造过程是使用不同的光罩层进行光刻/刻蚀/离子注入，配合镀膜/热氧化/热处理/平坦化/金属化等一系列工艺的一个集合。对于光刻工艺，即使用光刻机对事先制备好的光罩进行图形转移，将光罩上的图形复刻到晶圆上，不同光罩层之间需要进行对准，即使是最先进的光刻机，也不能实现完全的对准，而会存在偏移(即套准偏移)。在半导体制造过程中，在每一道光刻步骤之后均会进行套准偏移(OVL)的量测，即使用光罩上事先制备好的对准图形，量测其套刻误差。然而，量测过程需要耗费一定的时间，每一层只能选择少数几片晶圆进行个别离散点的测量，这种制造过程中的量测手段可以大致监测工艺的稳定性和套准偏移的水平，但无法保证每一片的偏移量，对于一些关键层，则在生产制作中更希望能够快速而又全面地进行套准偏移测量，对可能出现的问题进行更加全面的排查，而不是选片进行离散点的测量。

因此，如何提供一种新的晶圆允收测试结构及制作方法，提高检测效率，能够快速全面对所有晶圆片进行套准偏移测量成为本领域技术人员亟待解决的技术问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种晶圆允收测试结构及制作方法，用于解决现有技术中采用对准图形测量偏移误差效率慢，选片测量进行问题排查不全面的问题。

为实现上述目的及其他相关目的，本发明提供一种晶圆允收测试结构的制作方法，包括以下步骤：

提供一半导体层，所述半导体层包括衬底、阱区及隔离层，所述阱区位于所述衬底中，所述隔离层位于所述阱区中以在所述阱区中隔离出有源区；

于所述隔离层周围的所述有源区上形成栅氧化层；

于所述栅氧化层上形成第一多晶硅栅、第二多晶硅栅、第三多晶硅栅及第四多晶硅栅，所述第一多晶硅栅与所述第二多晶硅栅在X方向上间隔排布于所述隔离层的相对两侧，所述第三多晶硅栅与所述第四多晶硅栅在Y方向上间隔排布于所述隔离层的相对两侧，所述第一多晶硅栅、所述第二多晶硅栅、所述第三多晶硅栅及所述第四多晶硅栅朝向所述隔离层的一端均延伸至所述隔离层上方；

于所述衬底上形成层间介质层，所述层间介质层覆盖所述第一多晶硅栅、所述第二多晶硅栅、所述第三多晶硅栅、所述第四多晶硅栅、所述有源区和所述隔离层；

于所述层间介质层中形成多个接触通孔，所述接触通孔在垂直方向上贯穿所述层间介质层，其中，所述多个接触通孔包括与所述有源区连接的第一接触通孔及至少四个间隔排布并分别与所述第一多晶硅栅、所述第二多晶硅栅、所述第三多晶硅栅、所述第四多晶硅栅连接的第二接触通孔。

可选地，在形成所述层间介质层之前，还包括于所述第一多晶硅栅、所述第二多晶硅栅、所述第三多晶硅栅、所述第四多晶硅栅及所述有源区的表面形成第一导电类型重掺杂或第二导电类型重掺杂接触层的步骤，所述第一接触通孔通过所述接触层与所述有源区连接，所述第二接触通孔分别通过所述接触层与所述第一多晶硅栅、所述第二多晶硅栅、所述第三多晶硅栅和所述第四多晶硅栅连接。

可选地，所述第一接触通孔的数量不少于四个，多个所述第一接触通孔间隔排布。