[发明专利]图形处理单元三维管线的共享功能的资源状态的高效缓存

说明书

本文描述的实施例通常涉及3D管线的共享功能内的本地缓存结构，该结构促进资源状态的高效缓存。在示例中，缓存结构被维护在GPU的子核心内。本地缓存结构包括(i)具有条目的SC，每个条目包含绑定资源的状态，以及(ii)具有条目的DSAT，每个条目均包含到SC的索引。DSAT由表示绑定表条目地址的SBTO值标记。接收对由3D管线的共享功能访问的特定绑定资源的状态的请求，该请求包括指示指向绑定表内的条目的SBTO的信息。基于SBTO并在对缓存结构的单个访问期间作出关于特定绑定资源的状态是否存在的确定。

技术领域

本文所述的实施例总体上涉及图形处理单元(graphics processing unit，GPU)领域，并且更具体地涉及与被GPU的三维(three-dimensional，3D)管线的共享功能访问的资源有关的状态信息的高效缓存和取回。

背景技术

3D管线中的共享功能(如纹理采样器)需要被访问的资源(例如，底层纹理资源)的状态信息(例如，采样器状态(诸如过滤模式、寻址模式、最大各向异性等)。如果不进行高效的管理，此类状态信息取得可能是非常昂贵的。所产生的成本是由于取得等待时间的原因，由于绑定表以及状态改变的高频率，这通常需要多次存储器访问。

附图说明

本文所描述的各实施例作为示例而非限制在所附附图的各图中示出，在附图中，同样的附图标记指代类似的要素。

图1是根据实施例的处理系统的框图。

图2A-图2D图示根据一些实施例的计算系统和图形处理器。

图3A-图3C图示根据一些实施例的附加的图形处理器和计算加速器体系结构的框图。

图4是根据一些实施例的图形处理器的图形处理引擎的框图。

图5A-图5B图示根据一些实施例的线程执行逻辑，该线程执行逻辑包括在图形处理器核心中采用的处理元件的阵列。

图6图示根据实施例的附加的执行单元。

图7是图示根据一些实施例的图形处理器指令格式的框图。

图8是图形处理器的另一实施例的框图。

图9A是图示根据一些实施例的图形处理器命令格式的框图。

图9B是图示根据实施例的图形处理器命令序列的框图。

图10图示根据一些实施例的数据处理系统的示例性图形软件体系结构。

图11A是图示根据实施例的可用于制造集成电路以执行操作的IP核心开发系统的框图。

图11B图示根据一些实施例的集成电路封装组件的截面侧视图。

图11C图示根据实施例的封装组件，该封装组件包括连接到衬底的多个单元的硬件逻辑小芯片。

图11D图示根据实施例的包括可互换小芯片的封装组件。

图12是图示根据实施例的可使用一个或多个IP核心来制造的示例性片上系统集成电路的框图。

图13A-图13B是图示根据一些实施例的用于在SoC内使用的示例性图形处理器的框图。

图14是图示涉及两个级别的间接引用(indirection)的对存储器的状态请求的框图。

图15是图示根据一个实施例的用于促进间接引用的高效解析的本地缓存结构的框图。

图16A是图示根据实施例的图15的本地缓存结构内的第一示例场景和对应的数据流的框图。

图16B是图示根据实施例的图15的本地缓存结构内的第二示例场景和对应的数据流的框图。