[发明专利]一种阶梯状渐变外延深沟槽超结及其制备方法

说明书

一种阶梯状渐变外延深沟槽超结及其制备方法。涉及一种半导体集成电路制造方法。包括以下步骤：提供均匀掺杂的外延层，采用光刻刻蚀工艺在所述外延层中形成阶梯状沟槽；阶梯状沟槽的制备包括如下分步骤：采用光刻刻蚀工艺在外延层中蚀刻第一沟槽；在所述第一沟槽内蚀刻第二沟槽，所述第二沟槽的宽度不大于第一沟槽的宽度；采用多晶硅填充阶梯状沟槽，包括如下分步骤：在所述第二沟槽内填充第二掺杂浓度的第二多晶硅层；本发明使用浓度渐增P型柱来实现最佳电荷平衡,以达到崩溃电压最佳化;同时阶梯状沟槽可以最大化N型柱电流路径宽度,实现优化特征电阻20%。

技术领域

本发明涉及一种半导体集成电路制造方法，尤其涉及一种阶梯状渐变外延深沟槽超结及其制备方法。

背景技术

超级结是由一系列交替排列的N型薄层和P型薄层组成，应用于VDMOS中时，是通过在VDMOS的漂移区内制作一定深度分布、导电类型与漂移区相反的柱状区域(pillar)，形成电荷耦合(charge coupling)效果，在耗尽区全部耗尽的情况下，耗尽区电场均匀分布。与常规VDMOS相比，具有超级结的VDMOS能具有更高的漂移区掺杂和更低的导通电阻。

Pillar的制作方式主要有多次外延加多次离子注入形成，以及刻蚀深沟槽再填充掺杂的单晶硅形成两种方式。由于前者工艺成本高，先大多数倾向后者。

为了实现漂移区和pillar的电荷耦合，两者的电荷要完美匹配。但深沟槽的形貌通常是倒梯形，以便于外延填充，而外延的漂移区和Pillar都是均匀掺杂，造成很难在pillar的所有区域都与漂移区电荷匹配，器件的击穿电压很低。

针对上述问题，现有专利文献中，如公开号为CN107546129A一篇发明专利，公开了一种超级结的制造方法，包括如下步骤：

步骤一、提供具有第一导电类型均匀掺杂的第一外延层并形成超沟槽。

步骤二、采用多晶硅填充沟槽形成柱状薄层，包括如下分步骤：

步骤21、生长未将所述沟槽完全填充的具有第一掺杂浓度的第一多晶硅层；

步骤22、生长第二多晶硅层将沟槽完全填充，第二多晶硅层为不掺杂结构或掺杂浓度低于第一掺杂浓度的结构；

步骤23、进行热退火处理，热退火后柱状薄层形成横向杂质分布均匀以及从顶部到底部纵向杂质浓度逐渐增加的杂质分布结构。

步骤21和步骤22使用两次多晶填充后进行热退火，在倒梯形沟槽中完成顶部到底部掺杂浓度渐增结构，从而获得更低的特征电阻，两次多晶填充加上热退火过程，势必增加了制程成本，而且降低了制备的效率。

又如，现有专利文献中，如公开号为CN105957896B一篇发明专利，公开了一种超结功率器件，在N型外延层上形成有超结结构，超结结构中的P型柱填充于沟槽中；沟槽的侧面为倾斜结构以有利于沟槽的刻蚀和填充；在沟槽的侧面形成有通过离子注入形成的掺杂补偿层，从沟槽的顶部到底部方向上掺杂补偿层的掺杂浓度逐步变化，用于补偿不同深度处的沟槽宽度对P型柱和N型柱的电荷平衡的影响，从而提高沟槽的不同深度处的P型柱和相邻的N型柱的电荷平衡并从而提高超结功率器件的击穿电压。采用两次以上掺杂注入于下窄上宽之沟槽侧面，从而进一步实现更低的特征电阻，但两次以上沟槽侧壁掺杂注入增加了制程的复杂度，从而影响最终产品品质的稳定性。通过参杂补偿虽可提升电荷不平衡时的崩溃电压, 却无法提升电荷平衡时的崩溃电压, 进而亦无法优化电荷平衡时的特征电阻。

发明内容

本发明针对以上问题，提供了一种加工简便、实现较低特征电阻的一种阶梯状渐变外延深沟槽超结及其制备方法。

本发明的技术方案是：一种阶梯状渐变外延深沟槽超结的制备方法，包括以下步骤：

S100、提供均匀掺杂的外延层，采用光刻刻蚀工艺在所述外延层中形成阶梯状沟槽；阶梯状沟槽的制备包括如下分步骤：

S110、采用光刻刻蚀工艺在外延层中蚀刻第一沟槽；