[发明专利]外延Ⅲ族氮化物中的掺杂阻挡层

说明书

一种半导体结构具有直接接触的Ⅲ‑N族缓冲层(16)和Ⅲ‑N族阻挡层(18)，以在Ⅲ‑Ⅴ族缓冲层与所述Ⅲ‑N族阻挡层之间形成结(20)，从而产生二维电子气(2DEG)沟道，Ⅲ‑N族阻挡层具有变化的掺杂剂浓度。Ⅲ‑N族阻挡层的最接近于结的下部区域(18a)没有有意引入的掺杂剂，并且位于下部区域上方的区域(18b)具有有意引入的掺杂剂，所述掺杂剂具有的掺杂浓度大于每cm³ 1×10¹⁷的原子数。

本申请是申请日为2016年5月31日，名称为“外延Ⅲ族氮化物中的掺杂阻挡层”，申请号为201680035248.9的发明专利申请的分案申请。

技术领域

本公开内容总体上涉及半导体结构并且更具体地涉及Ⅲ族氮化物(Ⅲ-N)半导体结构。

背景技术

如本领域已知的，基于Ⅲ族氮化物的高电子迁移率晶体管(HEMT)需要低缓冲和低栅极电流泄漏以最小化损耗。由分子束外延(MBE)生长的GaN HEMT一般示出了良好的“导通”状态性能，而高泄漏处于“关断”状态。

还如本领域已知的，掺杂半导体是包含并入到半导体的晶体结构中的杂质、外来原子的半导体。这些杂质由于在生长半导体期间缺乏控制而是无意的或者它们可以被有意添加以在半导体中提供自由载流子。例如，在使用MBE的HEMT生长层中，MBE器件中的污染物在MBE生长层中引入背景材料或所谓的无意掺杂(UID)区域。这些UID区域一般具有每cm³ 5×10¹⁴至5×10¹⁶原子数或更小的掺杂浓度。因此，如本文中所使用，UID区域或层被认为包括由于在生长半导体期间缺乏控制而无意的材料或微粒和/或具有一般具有每cm³ 5×10¹⁴至5×10¹⁶原子数或更小的掺杂浓度。

发明内容

根据本公开内容，半导体结构被提供有Ⅲ-N族缓冲层以及与Ⅲ-N族缓冲层直接接触的Ⅲ-N族阻挡层，以在Ⅲ-N族缓冲层与Ⅲ-N族阻挡层之间形成结，从而在所述Ⅲ-N族缓冲层和所述Ⅲ-N族阻挡层中具有较低带隙的层中产生二维电子气(2DEG)沟道。Ⅲ-N族阻挡层包括最接近于结的下部无意掺杂区域以及位于下部区域上方的有意掺杂区域。

在一个实施例中，半导体结构被提供有直接接触的Ⅲ-N族缓冲层和Ⅲ-N族阻挡层，以在Ⅲ-N族缓冲层与Ⅲ-N族阻挡层之间形成结，从而在所述Ⅲ-N族缓冲层和所述Ⅲ-N族阻挡层中具有较低带隙的层中产生二维电子气(2DEG)沟道，Ⅲ-N族阻挡层具有变化的掺杂剂浓度。Ⅲ-N族阻挡层的最接近于结的下部区域无有意引入的掺杂剂，并且位于下部区域上方的区域具有有意引入的预定掺杂剂，所述预定掺杂剂具有的预定掺杂浓度大于每cm³ 1×10¹⁷的原子数。

在一个实施例中，Ⅲ-N族阻挡层具有最接近于结的具有一般每cm³ 5×10¹⁴至5×10¹⁶或更少原子数的掺杂浓度的下部区域以及位于下部区域上方的具有大于每cm³ 1×10¹⁷原子数的预定掺杂浓度的预定掺杂剂的区域。

在一个实施例中，阻挡层是AlGaN，并且缓冲层是GaN。

在一个实施例中，Ⅲ-N族阻挡层的位于结与离结的预定距离D之间的区域中的掺杂浓度比Ⅲ-N族阻挡层的大于预定距离D的区域中的掺杂浓度小至少10倍。

在一个实施例中，预定距离大于1.5nm。

在一个实施例中，其中电载流子发生阻挡层是Al_xGa_1-xN、Al_xIn_1-xN、或(Al_yGa_1-y)_xIn_1-xN，其中0＜X≤1并且0＜Y≤1。