[发明专利]晶片堆叠和三维集成装置结构及其形成方法

说明书

一种晶片堆叠和三维集成装置结构及其形成方法，晶片堆叠包括：第一晶片，该第一晶片包括第一半导体基板；第二晶片，该第二晶片包括第二半导体基板；接合介电质结构，该接合介电质结构包括接合聚合物且接合该第一晶片及该第二晶片；接合互连结构，该接合互连结构延伸穿过该接合介电质结构以接合且电气连接该第一晶片及该第二晶片；以及接合虚拟图案，该接合虚拟图案延伸穿过该接合介电质结构以接合该第一晶片及该第二晶片。该接合虚拟图案为导电的且为电气浮动的。

技术领域

本揭露关于一种晶片堆叠和三维集成装置结构及其形成方法。

背景技术

半导体工业已由于例如晶体管、二极管、电阻器、电容器等的各种电子组件的集成密度的连续改良不断地成长。在很大程度上，集成密度的这些改良已来自最小特征大小的逐次简化，此状况允许更多组件整合至给定区域中。

除较小电子组件之外，对组件包装的改良设法提供占据比先前封装较少区域的较小封装。用于半导体的封装类型的实例包括四方扁平封装(quad flat pack，QFP)、插针栅阵列(pin grid array，PGA)、球栅阵列(ball grid array，BGA)、倒装晶片(flip chip，FC)、三维集成电路(three-dimensional integrated circuit，3DIC)、晶圆级封装(waferlevel package，WLP)、封装堆叠(package on package，PoP)、系统单晶片(System onChip，SoC)或系统集成电路(System on Integrated Circuit，SoIC)装置。这些三维装置(例如，3DIC、SoC、SoIC)中的一些通过将晶片置放在半导体晶圆级上的晶片上加以准备。由于堆叠式晶片之间的互连的减小的长度，这些三维装置提供改良集成密度及其他优点，例如更快的速度及更高的频宽。然而，存在与三维装置有关的许多挑战。

发明内容

根据本揭露的一些实施例，一种晶片堆叠包含：一第一晶片，其包含一第一半导体基板；一第二晶片，其包含一第二半导体基板；一接合介电质结构，其包含一接合聚合物，其中该接合介电质结构接合该第一晶片及该第二晶片；一接合互连结构，其延伸穿过该接合介电质结构以接合且电气连接该第一晶片及该第二晶片；以及一接合虚拟图案，其延伸穿过该接合介电质结构以接合该第一晶片及该第二晶片，其中该接合虚拟图案为导电的且为电气浮动的。

根据本揭露的一些实施例，一种集成装置结构包含：一第一晶片包含一第一半导体基板；一第二晶片包含一第二半导体基板；一介电质囊封层设置在该第一晶片的一第一表面上且包围该第二晶片；一重新分布层结构设置在该介电质囊封层及该第二晶片上；一贯穿介电质通孔结构，延伸穿过该介电质囊封层且将该第一晶片电气连接至该重新分布层结构；一接合介电质结构，包含一接合聚合物且接合该第一晶片及该第二晶片；一接合互连结构，延伸穿过该接合介电质结构以接合且电气连接该第一晶片及该第二晶片；以及一接合虚拟图案，延伸穿过该接合介电质结构以接合该第一晶片及该第二晶片，其中该接合虚拟图案为导电的且为电气浮动的。

根据本揭露的一些实施例，一种形成晶片堆叠的方法包含以下步骤：将一第一接合层、第一金属晶片互连结构，及第一虚拟金属特征形成在一第一晶片上，该第一晶片包含一第一半导体基板；将一第二接合层、第二金属晶片互连结构，及第二虚拟金属特征形成在一第二晶片上，该第二晶片包含一第二半导体基板；将第二金属晶片互连结构及第二虚拟金属特征形成在该第二接合层中；将该第一晶片及该第二晶片对齐，使得所述第一金属晶片互连结构接触所述第二金属晶片互连结构且所述第一虚拟金属特征接触所述第二虚拟金属特征；以及接合该第一晶片及该第二晶片，使得所述第一金属晶片互连结构熔融接合至所述第二金属晶片互连结构且互连该第一晶片及该第二晶片，所述第一虚拟金属特征熔融接合至所述第二虚拟金属特征且形成一接合虚拟图案，且该第一接合层接合至该第二接合层，其中，该接合虚拟图案为电气浮动的，且该第一接合层、该第二接合层，或该第一接合层及该第二接合层两者包含一介电质接合聚合物。

附图说明