[发明专利]多通道输入、单通道输出的数字信号驱动电路及驱动方法

权利要求书

1.一种多通道输入单通道输出的数字信号驱动电路，包括使能脉冲生成电路、时序生成电路和m个信号传输电路；其特征在于，所述使能脉冲生成电路具有一个时钟信号输入端、一个使能脉冲信号输入端和n个列级电路输出开关控制信号输出端；所述时序生成电路具有k个列级电路输出开关控制信号输入端和k个信号传输控制时序输出端；每个所述信号传输电路具有n个列级电路信号输入端、n个列级电路输出开关控制信号输入端、k个信号传输控制时序输入端和一个单抽头数据输出端；n/k＝j；n、k、j、m均为正整数，且n、k为偶数；

其中，每个信号传输电路的n个列级电路信号输入端一一对应作为所述数字信号驱动电路的n个列级电路信号输入端总线；m个信号传输电路的单抽头数据输出端一一作为所述数字信号驱动电路的m个单抽头数据输出端；时序生成电路的k个信号传输控制时序输出端一一对应连接每个信号传输电路的k个信号传输控制时序输入端；使能脉冲生成电路的时钟信号输入端与使能脉冲信号输入端分别作为所述数字信号驱动电路的时钟信号输入端与使能脉冲信号输入端；使能脉冲生成电路的n个列级电路输出开关控制信号输出端一一对应连接m个信号传输电路的n列级电路输出开关控制信号输入端；使能脉冲生成电路的k个列级电路输出开关控制信号输出端一一对应连接至时序生成电路的k个列级电路输出开关控制信号输入端。

2.根据权利要求1所述的一种多通道输入单通道输出的数字信号驱动电路，其特征在于，所述使能脉冲生成电路包括级联的n个D触发器，且前一个D触发器的Q输出端连接下一个D触发器的D输入端；n个D触发器的时钟输入端连接到同一个时钟信号输入端，其中，最前的D触发器的D输入端连接使能脉冲信号输入端，n个D触发器的Q输出端分别作为n个列级电路输出开关控制信号输出端。

3.根据权利要求1所述的一种多通道输入单通道输出的数字信号驱动电路，其特征在于，所述时序生成电路包括(k-1)个级联的时序生成子电路；每个时序子电路具有起始开关脉冲输入端、结束开关脉冲输入端、开关脉冲传递输出端和开关脉冲传递反相输出端；前一个时序生成子电路的开关脉冲传递输出端连接到下一个时序生成子电路的起始开关脉冲输入端，构成级联电路；其中，第0～第(k/2-1)个时序生成子电路的开关脉冲传递输出端依次连接前k/2个信号传输控制时序输出端，第(k/2-1)～第(k-2)个时序生成子电路的开关脉冲传递反相输出端依次连接后k/2信号传输控制时序输出端；第0个时序生成子电路的起始开关脉冲输入端和第0～第(k-2)个时序生成子电路的结束开关脉冲输入端依次连接k个列级电路输出开关控制信号输入端。

4.根据权利要求3所述的一种多通道输入单通道输出的数字信号驱动电路，其特征在于，所述时序生成子电路包括两个反相器、三个或门、一个与门和一个锁存器；其中，第1个反相器的输入端连接时序生成子电路的结束开关脉冲输入端，其输出端连接第1与门的第1输入端；第1与门的第2输入端连接第1锁存器的数据输出端，其输出端连接第2或门的第2输入端；第2或门的第1输入端连接时序生成子电路的起始开关脉冲输入端，其输出端连接第1锁存器的数据输入端；第1锁存器的锁存脉冲输入端连接第1或门的输出端；第1或门的第1输入端连接时序生成子电路的起始开关脉冲输入端，其第2输入端连接时序生成子电路的结束开关脉冲输入端；第3或门的第1输入端连接时序生成子电路的结束开关脉冲输入端，其第2输入端连接第1锁存器的数据输出端，其输出端连接时序生成子电路的开关脉冲传递输出端与第2反相器的输入端；第2反相器的输出端连接时序生成子电路的开关脉冲传递反相输出端。