[发明专利]一种基于单节点的多路服务器装置

权利要求书

1.一种基于单节点的多路服务器装置，其特征是，包括：互联板以及多个节点，每个节点均包括主板、QSFP板和CPLD板，所述互联板分别与多个节点中的QSFP板的FIT信号接口通信连接，用于通过多处理器间的直接互连，实现多路CPU计算能力的聚合；所述主板包括CPU、第一CPLD，所述CPLD板包括第二CPLD，主板内部的多个CPU的FIT信号接口分别与QSFP板的FIT信号接口通信连接，主板内部的第一CPLD通过CPLD板中的第二CPLD与其他节点内部的第一CPLD通信连接，用于所有主板内部的CPU的计时器同步启动；多个节点中主板内部的最后一个CPU的第二CTM信号接口与下一个节点中主板内部的第一个CPU的第一CTM信号接口依次通信连接，用于实现多路CPU互连通信。

2.根据权利要求1所述的基于单节点的多路服务器装置，其特征是，QSFP板包括第一QSFP光鼠笼以及第二QSFP光鼠笼，所述第一QSFP光鼠笼一端与互联板通信连接，另一端与QSFP板所在节点中的主板中的部分CPU的FIT信号接口通信连接；所述第二QSFP光鼠笼一端与互联板通信连接，另一端与QSFP板所在节点中的主板中的剩余CPU的FIT信号接口通信连接。

3.根据权利要求2所述的基于单节点的多路服务器装置，其特征是，QSFP板还包括第一FIT信号连接状态指示灯模块以及第二FIT信号连接状态指示灯模块，所述第一FIT信号连接状态指示灯模块设置于第一QSFP光鼠笼内部，所述第二FIT信号连接状态指示灯模块设置于第二QSFP光鼠笼内部，所述第一FIT信号连接状态指示灯模块以及第二FIT信号连接状态指示灯模块均分别与QSFP板所在节点中的主板通信连接。

4.根据权利要求3所述的基于单节点的多路服务器装置，其特征是，每个节点中的主板均包括基板管理控制器，所述基板管理控制器的状态读取端分别与主板内部的所有CPU通信连接，所述基板管理控制器的状态输出端分别与第一FIT信号连接状态指示灯模块以及第二FIT信号连接状态指示灯模块通信连接。

5.根据权利要求1所述的基于单节点的多路服务器装置，其特征是，节点包括一个主节点以及多个从节点，从节点中主板内部的第一CPLD判断本节点中主板内部的所有CPU已做好准备后，通过从节点的CPLD板中的第二CPLD发送节点准备完成信号到主节点的CPLD板中的第二CPLD，主节点的CPLD板中的第二CPLD收到本节点和所有从节点的节点准备完成信号后，分别发送节点启动信号到主节点以及各从节点的主板内部的第一CPLD，主节点以及各从节点中的第一CPLD再分别对应发送启动命令，以保证所有CPU的计时器同步启动。

6.根据权利要求1所述的基于单节点的多路服务器装置，其特征是，第一个节点中主板内部的第一个CPU的第一CTM信号接口接地，最后一个节点中主板内部的最后一个CPU的第二CTM信号接口接地。

7.根据权利要求1所述的基于单节点的多路服务器装置，其特征是，节点包括一个主节点以及多个从节点，主节点中CPLD板还包括晶振、时钟芯片，所述晶振用于提供时钟信号，所述时钟芯片的时钟输入端与晶振的时钟输出端通信连接，主节点的CPLD板中时钟芯片的时钟输出端一路输出至主节点中的主板内部的CPU，另一路输出至其它从节点的CPLD板中，由从节点的CPLD板将接收的时钟信号发送至本节点中的主板内部的CPU。

8.根据权利要求7所述的基于单节点的多路服务器装置，其特征是，主节点的CPLD板中以及从节点中CPLD板均还包括切换芯片，主节点的CPLD板中时钟芯片的时钟输出端一路通过主节点的CPLD板中的切换芯片输出至主节点中的主板内部的CPU，另一路输出至其它从节点的CPLD板中的切换芯片，由从节点的CPLD板中的切换芯片将接收的时钟信号发送至本节点中的主板内部的CPU；从节点中CPLD板中的切换芯片的第一输入端与主节点中CPLD板中时钟芯片的时钟输出端通信连接，从节点中CPLD板中的切换芯片的输出端与切换芯片所在从节点中主板CPU的时钟输入端通信连接。