[发明专利]一种运用于电荷泵锁相环的低失配互补电荷泵

权利要求书

1.一种运用于电荷泵锁相环的低失配互补电荷泵，其特征在于，包括两组互补的电荷泵电路CH1和CH2、DN电流快速关断补偿电路（3）、UP电流快速关断补偿电路（4）、输出滤波电路（5）以及动态电流补偿电路（6）；所述电荷泵电路CH1接输入信号UPP、输入信号UPN、输入信号DNP、输入信号DNN，所述电荷泵电路CH2接输入信号UPP、输入信号UPN、输入信号DNP、输入信号DNN，所述电荷泵电路CH1接输入信号UPP的输入端连接所述电荷泵电路CH2接输入信号UPP的输入端，所述电荷泵电路CH1接输入信号DNN的输入端连接所述电荷泵电路CH2接输入信号DNN的输入端，所述电荷泵电路CH1的输出端OUTP连接所述输出滤波电路（5）的输入端，所述电荷泵电路CH2的输出端OUTN连接所述输出滤波电路（5）的输入端；所述输出滤波电路（5）连接电路输出端VCON；所述UP电流快速关断补偿电路（4）连接所述电荷泵电路CH1和CH2；所述DN电流快速关断补偿电路（3）连接所述电荷泵电路CH1和CH2；所述动态电流补偿电路（6）连接所述电荷泵电路CH1和CH2的信号输入端；

所述电荷泵电路CH1用于向所述输出滤波电路（5）提供与UP电流镜像的电流；所述电荷泵电路CH2用于向所述输出滤波电路（5）提供与DN电流镜像的电流；所述DN电流快速关断补偿电路（3）用于快速关断所述电荷泵电路CH1和所述电荷泵电路CH2的DN电流；所述UP电流快速关断补偿电路（4）用于快速关断所述电荷泵电路CH1和所述电荷泵电路CH2的UP电流；所述输出滤波电路（5）用于滤除所述电荷泵电路CH1和所述电荷泵电路CH2的输出电流毛刺；所述动态电流补偿电路（6）通过负反馈动态补偿所述电荷泵电路CH1和所述电荷泵电路CH2的输出电流。

2.根据权利要求1所述的一种运用于电荷泵锁相环的低失配互补电荷泵，其特征在于，所述电荷泵电路CH1包括：基准电流源PBIAS、轨对轨输入运放A1、电容C1、电容C2、电容C3、PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M4、PMOS管M6、PMOS管M21、NMOS管M7、NMOS管M16、NMOS管M17、NMOS管M18、NMOS管M20；其中，基准电流源PBIAS的一端分别与PMOS管M1的栅极和漏极、PMOS管M2的栅极、PMOS管M3的栅极、电容C1的一端相连；基准电流源PBIAS的另一端分别与NMOS管M18的源极、NMOS管M19的源极、NMOS管M20的源极、PMOS管M21的漏极、电容C2的一端以及外部地线GND相连；轨对轨输入运放A1的正输入端分别与PMOS管M2的漏极、NMOS管M16漏极以及电容C3的一端相连，轨对轨输入运放A1的负输入端分别于PMOS管M3的漏极、PMOS管M5的栅极、NMOS管M17的漏极、NMOS管M19的栅极、电阻R1和电容C7，轨对轨输入运放A1的输出端连接NMOS管M16的栅极、NMOS管M17的栅极、电容C2的另一端和电容C3的另一端；PMOS管M1的源极、PMOS管M4的源极、PMOS管M5的源极、PMOS管M6的源极、NMOS管M7漏极、电容C1的另一端和外部电源VDD相连；PMOS管M2的源极与PMOS管M4的漏极、PMOS管M5的漏极相连；PMOS管M3的源极与PMOS管M6的漏极、PMOS管M11的漏极、NMOS管M7的源极、NMOS管M8的漏极、NMOS管M10的源极相连于节点A；PMOS管M4的栅极与外部地线GND相连；PMOS管M6栅极连接输入端口UPN，NMOS管M7的栅极连接NMOS管M10的栅极连接至输入端口UPP；NMOS管M16的源极与NMOS管M18的漏极、NMOS管M19的漏极相连；NMOS管M17的源极与NMOS管M20的漏极、NMOS管M25的漏极、PMOS管M21的源极、PMOS管M24的源极、PMOS管M22的漏极、电容C8的一端相连于节点B；

所述电荷泵电路CH2包括：基准电流源NBIAS、轨对轨输入运放A2、电容C4、电容C5、电容C6、PMOS管M11、PMOS管M12、PMOS管M14、PMOS管M15、PMOS管M24、NMOS管M10、NMOS管M25、NMOS管M27、NMOS管M28、NMOS管M29、NMOS管M30；其中，基准电流源NBIAS的一端分别与NMOS管M28的栅极、NMOS管M29的栅极、NMOS管M30的栅极和漏极、电容C5的一端相连；基准电流源NBIAS的另一端分别与NMOS管M10的漏极、PMOS管M11的源极、PMOS管M13的源极、PMOS管M14的源极、电容C4的一端以及外部电源VDD相连；轨对轨输入运放A2的正输入端分别与PMOS管M15的漏极、NMOS管M29的漏极、电容C6的一端相连，轨对轨输入运放A2的负输入端分别与PMOS管M12的漏极、PMOS管M13的栅极、NMOS管M28的漏极、NMOS管M26的栅极、电阻R2的一端相连，轨对轨输入运放A2的输出端与PMOS管M12的栅极、PMOS管M15的栅极、电容C4的另一端、电容C6的另一端相连；PMOS管M11的栅极与PMOS管M6的栅极、延迟delay1的输入端、输入端口UPN相连；PMOS管M11的漏极与PMOS管M3的源极、PMOS管M6的漏极、PMOS管M12的源极、NMOS管M7的源极、NMOS管M8的漏极、NMOS管M10的源极相连于节点A；PMOS管M14的栅极与外部地线GND相连；PMOS管M14的漏极与PMOS管M13的漏极相连；PMOS管M24的源极与PMOS管M21的源极、PMOS管M22的漏极、NMOS管M17的源极、NMOS管M20的漏极、NMOS管M25的漏极、NMOS管M28的源极、电容C8的一端相连；PMOS管M24的栅极与PMOS管M21的栅极、输入端口DNN相连；PMOS管M24的漏极与NMOS管M25的源极、NMOS管M26的源极、NMOS管M27的源极、NMOS管M30的源极、电容C5的另一端、外部地线GND相连；NMOS管M10的栅极与NMOS管M7的栅极、输入端口UPP相连；NMOS管M25的栅极与NMOS管M20的栅极、延迟delay2的输入端、输入端口DNP相连；NMOS管M27的栅极与外部电源VDD相连，NMOS管M27的漏极与NMOS管M26的漏极、NMOS管M29的源极相连；

所述DN电流快速关断补偿电路（3）包括：延迟delay2、反相器INV2、电容C8、PMOS管M22、PMOS管M23；其中，延迟delay2的输入端与PMOS管M22的栅极、NMOS管M20的栅极、NMOS管M25的栅极、输入端口DNP相连；延迟delay2的输出端与反相器INV2的输入端相连，反相器INV2的输出端与PMOS管M23的栅极相连；电容C8的一端与PMOS管M22的漏极、PMOS管M21的源极、PMOS管M24的源极、NMOS管M20的漏极、NMOS管M25的漏极相连于节点B，电容C8的另一端与外部地线GND相连；PMOS管M22的源极与PMOS管M23的漏极相连，PMOS管M23的源极与外部电源VDD相连；

所述UP电流快速关断补偿电路（4）包括：延迟delay1、反相器INV1、NMOS管M8、NMOS管M9；其中，延迟delay1的输入端与NMOS管M8的栅极、PMOS管M6的栅极、PMOS管M11的栅极、输入端口UPN相连；延迟delay1的输出端与反相器INV1的输入端相连，反相器INV的输出端与NMOS管M9的栅极相连；NMOS管M9的源极与外部地线GND相连，NMOS管M9的漏极与NMOS管M8的源极相连；NMOS管M8的漏极与PMOS管M3的源极、PMOS管M6的漏极、PMOS管M11的漏极、NMOS管M7的源极、NMOS管M10的源极相连；

所述输出滤波电路（5）包括：电阻R1、电阻R2、电容C7；其中，电阻R1的一端与电容C7的一端连接至OUTP节点，电阻R2的一端与电容C7的另一端连接至OUTN节点，电阻R1的另一端与电阻R2的另一端相连并引出输出端VCON；

所述动态电流补偿电路（6）包括：PMOS管M5、PMOS管M13、NMOS管M19、NMOS管M26；其中，PMOS管M5的栅极与NMOS管M19的栅极连接至OUTP节点，PMOS管M5的源极与PMOS管M4的源极、外部电源VDD相连，PMOS管M5的漏极与PMOS管M2的源极、PMOS管M4的漏极相连；NMOS管M19的源极与NMOS管M18的源极、外部地线GND相连，PMOS管M19的漏极与NMOS管M16的源极、NMOS管M18的漏极相连；PMOS管M13的栅极与NMOS管M26的栅极连接至OUTN节点，PMOS管M13的源极与PMOS管M14的源极、外部电源VDD相连，PMOS管M13的漏极与PMOS管M14的漏极、PMOS管M15的源极相连；NMOS管M26的源极与NMOS管M27的源极、外部地线GND相连，NMOS管M26的漏极与NMOS管M27的漏极、NMOS管M29的源极相连。