[发明专利]一种半导体结构的制造方法

权利要求书

1.一种半导体结构的制造方法，其特征在于，包括：

提供基底，在所述基底上形成堆叠层，所述堆叠层至少包括第一牺牲层，所述第一牺牲层材料包括非晶态单质半导体材料；

通过自对准工艺在所述第一牺牲层上形成第二硬掩膜图案；

执行掺杂工艺，以对从所述第二硬掩膜图案之间的间隙暴露出的所述第一牺牲层进行掺杂；

去除所述第二硬掩膜图案；

采用选择性刻蚀工艺，去除所述第一牺牲层未被掺杂的区域，从而形成第一牺牲图案。

2.根据权利要求1所述的半导体结构的制造方法，其特征在于，对从所述第二硬掩膜图案之间的间隙暴露出的所述第一牺牲层进行掺杂，包括：

执行第一次掺杂工艺，采用第一类掺杂元素对所述第一牺牲层的整体进行掺杂。

3.根据权利要求2所述的半导体结构的制造方法，其特征在于，所述第一牺牲层包括第一子部和第二子部，所述第二子部位于所述第一子部的下方，对从所述第二硬掩膜图案之间的间隙暴露出的所述第一牺牲层进行掺杂，还包括：

执行第二次掺杂工艺，采用第二类掺杂元素对所述第二子部进行元素掺杂，所述第二类掺杂元素和所述第一类掺杂元素相同。

4.根据权利要求2或3所述的半导体结构的制造方法，其特征在于，对从所述第二硬掩膜图案之间的间隙暴露出的所述第一牺牲层进行掺杂，还包括：

执行第三次掺杂工艺，采用第三类掺杂元素对所述第一牺牲层的整体进行掺杂；所述第三类掺杂元素选自碳、锗中的一种或多种。

5.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述第一牺牲层未掺杂区域和所述第一牺牲层掺杂区域的刻蚀选择比大于10。

6.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述堆叠层还包括位于所述第一牺牲层下方的第一硬掩膜层；在形成所述第一牺牲图案后，所述方法还包括：

刻蚀所述第一硬掩膜层，将所述第一牺牲图案转移至所述第一硬掩膜层，形成第一硬掩膜图案，以所述第一硬掩膜图案为掩膜，图案化基底目标层，在所述目标层上形成目标图案。

7.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述自对准工艺包括自对准双重图案化工艺、自对准四重图案化工艺和自对准反向图案化工艺中的一种或多种。

8.根据权利要求7所述的半导体结构的制造方法，其特征在于，所述自对准工艺为自对准双重图案化工艺，所述半导体结构的制造方法可以用于制造外围导电结构，和/或位线接触。

9.根据权利要求8所述的半导体结构的制造方法，其特征在于，所述堆叠层还包括位于所述第一牺牲层上方的第二硬掩膜层，位于所述第二硬掩膜层上方的第二牺牲层和位于所述第二牺牲层上方的第四蚀刻停止层；所述通过自对准工艺在所述第一牺牲层上形成第二硬掩膜图案的步骤包括：

在所述第四蚀刻停止层上形成图形化的光刻胶层，刻蚀所述第四蚀刻停止层与所述第二牺牲层，将图案化的光刻胶层转移到所述第二牺牲层，形成第二牺牲图案；

在所述第二牺牲图案和所述第二硬掩膜层上形成第一侧墙材料层；

刻蚀所述第一侧墙材料层，并保留位于所述第二牺牲图案侧壁上的所述第一侧墙材料层；

去除所述第二牺牲图案，暴露出所述第二硬掩膜层，以保留的所述第一侧墙材料层为掩膜，刻蚀所述第二硬掩膜层，形成所述第二硬掩膜图案。

10.根据权利要求7所述的半导体结构的制造方法，其特征在于，所述自对准工艺为自对准四重图案化工艺，所述半导体结构的制造方法可以用于制造节点接触插塞，和/或字线沟槽。