[发明专利]乘加器电路、芯片及电子设备

说明书

本申请公开了一种乘加器电路、芯片及电子设备，该乘加器电路包括：乘法器、加法器和复用器，复用器的第一输入端口电连接乘法器的第一输入端口，复用器的第二输入端口电连接乘法器的输出端口，复位器的输出端口电连接加法器的第一输入端口；乘法器被配置为通过将第一数据和第二数据相乘以产生乘积；复用器被配置为用于将乘加器电路在多种预设运算模式之间进行切换，多种预设运算模式包括乘加模式、加法器模式；在乘加模式下乘法器的输出端口和加法器的输入端口连通，加法器被配置为将通过加法器的第二输入端口输入的第三数据和乘积相加以产生第一求和数据并输出，在加法器模式下加法器被配置为将获取到的两个数据相加以产生第二求和数据并输出。

技术领域

本申请涉及数据处理技术领域，具体而言涉及一种乘加器电路、芯片及电子设备。

背景技术

随着人工智能(AI)的应用越来越广泛，用于AI模型计算和推理的专用芯片(ASIC)也逐渐成为这类应用的主流。乘加器作为AI ASIC的底层电路模块，其特性直接决定着芯片的性能，功耗与面积。

传统的乘加器是一种不包含分路、回路的计算单元，其数据流在时钟信号控制下通常是由输入向输出端单向流动。这样的乘加器能够处理的运算较为单一。对于单独的乘法或加法运算，或乘加之后的结果再进行乘法或加法运算的情况，则需要经过乘加器之外的其他电路完成，或由输出再转移回输入端才能够完成(乘加器复用)。在乘加器复用时，通常容易出现无效计算。这样的无效计算在流水线下虽然对芯片的性能没有影响，但会增加系统的功耗，从而降低芯片的效率。例如乘-加-加的运算，在乘加器运行第二个加法运行时，其乘法器实际需要进行一次无效计算。

因此需要进行改进，以解决上述问题中的至少一个。

发明内容

针对上述问题，本申请提供了一种乘加器电路，所述电路包括：

乘法器、加法器和复用器，所述复用器的第一输入端口电连接所述乘法器的第一输入端口，所述复用器的第二输入端口电连接所述乘法器的输出端口，所述复位器的输出端口电连接所述加法器的第一输入端口；

所述乘法器，被配置为通过将自所述第一输入端口输入的第一数据和自所述第二输入端口输入的第二数据相乘以产生乘积；

所述复用器，被配置为用于将所述乘加器电路在多种预设运算模式之间进行切换，其中，所述多种预设运算模式包括乘加模式、加法器模式；

在所述乘加模式下，所述乘法器的输出端口和所述加法器的输入端口连通，所述加法器被配置为将通过所述加法器的第二输入端口输入的第三数据和所述乘积相加以产生第一求和数据并输出，

在所述加法器模式下，所述乘法器关闭，所述加法器被配置为将获取到的两个数据相加以产生第二求和数据并输出。

在一些实施例中，所述乘加器电路还用于获取运算模式选择信号，并根据所述运算模式选择信号运行对应的预设运算模式，其中，所述运算模式选择信号用于指示所述乘加器电路将要运行的所述预设运算模式。

在一些实施例中，所述乘加器电路包括逻辑电路，其配置用于根据运算模式选择信号，生成对应的使能信号以传递给所述复用器，所述复用器被配置为根据相应的使能信号选择对应的预设运算模式。

在一些实施例中，所述使能信号为第一信号时，所述复用器控制所述乘加器电路运行乘加模式，当所述使能信号为第二信号时，所述复用器控制所述乘加器电路运行加法器模式。

在一些实施例中，所述乘法器包括模拟乘法器、硬件乘法器或谐波乘法器。

在一些实施例中，所述加法器包括全加器或半加器。

在一些实施例中，所述复用器包括二选一复用器。

在一些实施例中，所述多种预设运算模式还包括无效模式，当在所述无效模式时，所述乘法器在一次或多次加法运算中执行无效操作。