[发明专利]SOC芯片单元混合布局方法和系统

说明书

本发明提供一种SOC芯片单元混合布局方法和系统，属于集成电路版图设计领域。所述方法包括：获取前端网表，根据所述前端网表形成初始布局规划；确定需要混合布局的模块单元；根据所述初始布局规划和需要混合布局的模块单元确定用于限制需要混合布局的模块单元的放置位置的限制框；将需要混合布局的模块单元混合放置在所述限制框内。使用上述方法在布局过程中将同层级的SOC芯片单元混合布局，使得SOC芯片单元的运算时间、功耗以及电磁辐射等物理信息不具有规律性，攻击者无法通过分析物理信息来猜测安全芯片的密钥信息，提升安全芯片防功耗攻击的能力。

技术领域

本发明涉及集成电路版图设计领域，具体地涉及一种SOC芯片单元混合布局方法、一种SOC芯片单元混合布局系统以及一种机器可读存储介质。

背景技术

随着智能电网的发展，电力系统内的通信越发多样性，海量数据在交互过程中的信息安全问题也日益凸显。为了保证通信系统中的信息安全，保障电力系统的稳定运行，安全芯片在电力系统中有着相当广泛的应用。随着电子技术的发展，密码算法和系统安全协议也不断地得到成熟和完善，利用密码分析学的方法对安全芯片进行攻击已经很难实施了，因此攻击者不得不改变研究方向。通过研究发现电路逻辑在处理不同的数据时，电路逻辑的运算时间、功耗以及电磁辐射等物理信息也不同，于是攻击者就想到通过物理信息进行分析的方法来猜测安全芯片的密钥信息。

芯片的版图实现指将前端设计产生的门级网表通过EDA设计工具进行布局布线和进行物理验证并最终产生供制造用的GDSII数据的过程。目前数字后端版图通常使用布局布线工具来实现，布局布线工具在放置标准单元时会考虑时序收敛及布线方便等因素，通过调用工具的算法对标准单元进行自动摆放，摆放时会将相同层级模块单元就近放置，攻击者通过功耗分析攻击和电磁攻击可以很容易捕捉到来自芯片各个区域中门电路的信息，可以很容易区分出各运算模块单元，从而进行进一步的攻击。

发明内容

本发明实施方式的目的是提供一种SOC芯片单元混合布局方法和系统，使用上述方法在布局过程中将同层级的SOC芯片单元混合布局，使得SOC芯片单元的运算时间、功耗以及电磁辐射等物理信息不具有规律性，攻击者无法通过分析物理信息来猜测安全芯片的密钥信息，提升安全芯片防功耗攻击的能力。

为了实现上述目的，本发明第一方面提供一种SOC芯片单元混合布局方法，包括：

获取前端网表，根据所述前端网表形成初始布局规划；

确定需要混合布局的模块单元；

根据所述初始布局规划和需要混合布局的模块单元确定用于限制需要混合布局的模块单元的放置位置的限制框；

将需要混合布局的模块单元混合放置在所述限制框内。

进一步地，所述根据所述初始布局规划和需要混合布局的模块单元确定用于限制需要混合布局的模块单元的放置位置的限制框，包括：

确定需要混合布局的模块单元的面积；

根据需要混合布局的模块单元的面积设置限制框，所述限制框用于限制需要混合布局的模块单元的放置位置。

可选的，所述确定需要混合布局的模块单元的面积，包括：

根据需要混合布局的模块单元中各模块单元的尺寸，计算需要混合布局的模块单元的面积。需要混合布局的模块单元的面积可以根据单个模块单元的尺寸进行计算，然后再根据实际比例与版图之间的比例计算得到制图过程中的面积参数，这样计算的面积与实际面积相等，且准确度更高。

可选的，所述确定需要混合布局的模块单元的面积，包括：

根据所述初始布局规划进行标准单元放置；