[发明专利]一种基于Sram的数字型存内计算装置

说明书

本发明涉及一种基于Sram的数字型存内计算装置。所述数字型存内计算装置包括：Sram权重阵列模块、输入端口、与门阵列模块、计数阵列模块和数字式称重配置模块。其中，Sram权重阵列模块用于存储计算权重；输入端口用于获取输入数据；与门阵列模块用于基于计算权重和输入数据得到计算结果；计数阵列模块对计算结果进行计数操作得到计数结果；数字式称重配置模块用于基于计数结果生成最终的计算结果，进而能够在不过多的增加面积的基础上，提高神经网络进行加速时的并行度。

技术领域

本发明涉及电子元器件技术领域，特别是涉及一种基于Sram的数字型存内计算装置。

背景技术

随着边缘计算的需求增加，冯诺伊曼体系也逐渐到了瓶颈。此时出现了存内计算的概念，存内计算通过对原有的存储阵列增加计算结构，实现了在阵列中的乘累加计算，大大降低了功耗。但现有的存内计算针对神经网络进行加速时，存在并行度低等缺点。

发明内容

为解决现有技术存在的上述确定，本发明提供了一种基于Sram的数字型存内计算装置。

为实现上述目的，本发明提供了如下方案：

一种基于Sram的数字型存内计算装置，包括：

Sram权重阵列模块，用于存储计算权重；

输入端口，用于获取输入数据；

与门阵列模块，分别与所述Sram权重阵列模块和所述输入端口连接，用于基于所述计算权重和所述输入数据得到计算结果；

计数阵列模块，与所述与门阵列模块连接，用于对所述计算结果进行计数操作得到计数结果；

数字式称重配置模块，与所述计数阵列模块连接，用于基于所述计数结果生成最终的计算结果。

优先地，所述Sram权重阵列模块包括N×M个Sram bitcell。

优先地，所述Sram权重阵列模块中第i行的M个Sram bitcell用于存储第i个权重的位数，i=1,2，...，N。

优先地，N=16。

优先地，所述与门阵列模块包括1×M个与门。

优先地，所述计数阵列模块包括1×M个计数器。

优先地，M=16。

根据本发明提供的具体实施例，本发明公开了以下技术效果：

本发明提供的基于Sram的数字型存内计算装置，包括：Sram权重阵列模块、输入端口、与门阵列模块、计数阵列模块和数字式称重配置模块。其中，Sram权重阵列模块用于存储计算权重；输入端口用于获取输入数据；与门阵列模块用于基于计算权重和输入数据得到计算结果；计数阵列模块对计算结果进行计数操作得到计数结果；数字式称重配置模块用于基于计数结果生成最终的计算结果，进而能够在不过多的增加面积的基础上，提高神经网络进行加速时的并行度。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的基于Sram的数字型存内计算装置的结构示意图。

具体实施方式