[发明专利]半导体器件

说明书

一种半导体器件可以包括：包括单元区和外围区的基板、基板的单元区上的下电极、下电极的表面上的介电层、介电层上的硅锗层、堆叠在硅锗层上的金属板图案和抛光停止层图案、以及物理接触硅锗层的上表面的上接触插塞。上接触插塞可以具有比抛光停止层图案的上表面更远离基板的上表面。上接触插塞可以与金属板图案和抛光停止层图案间隔开。

相关申请的交叉引用

本申请要求2021年7月28日在韩国知识产权局(KIPO)递交的韩国专利申请No.10-2021-0099257的优先权，其全部内容通过引用合并于此。

技术领域

示例实施例涉及一种半导体器件。一些示例实施例涉及减少DRAM(动态随机存取存储器)器件中的缺陷。

背景技术

在近来的高度集成的DRAM器件中，由于包括在基板表面和电容器中的缺陷(例如，裂纹和悬空键)，可能发生刷新失败。因此，可能需要减少基板表面和电容器中的缺陷。

发明内容

示例实施例提供了一种具有改进的电特性的半导体器件。

根据示例实施例，提供了一种半导体器件。该半导体器件可以包括：基板，包括单元区和外围区；下电极，在基板的单元区上；介电层，在下电极的表面上；硅锗层，在介电层上；金属板图案和抛光停止层图案，堆叠在硅锗层上；以及上接触塞，物理接触硅锗层的上表面。上接触插塞可以具有比抛光停止层图案的上表面更远离基板的上表面。上接触插塞可以与金属板图案和抛光停止层图案间隔开。

根据示例实施例，提供了一种半导体器件。该半导体器件可以包括：基板，包括单元区和外围区；下电极，在基板的单元区上；介电层，在下电极的表面上；硅锗层，在介电层上；金属板图案和抛光停止层图案，堆叠在硅锗层上。硅锗层可以包括位于单元区上的上表面和位于单元区和外围区之间的边界处的竖直表面。金属板图案可以包括开口，开口至少部分地暴露硅锗层在单元区上的上表面。填充绝缘图案可以分别在开口中。

根据示例实施例，提供了一种半导体器件。该半导体器件可以包括：基板，包括单元区和外围区；单元下部结构，包括在基板的单元区上的位线结构、接触插塞和着陆焊盘；下电极，分别在着陆焊盘上；介电层，在下电极的表面上；含金属层，在介电层上；硅锗层，在含金属层上；堆叠结构，包括在硅锗层上的金属板图案和抛光停止层图案。堆叠结构可以包括开口，开口至少部分地暴露硅锗层在单元区上的上表面。填充绝缘图案可以分别在开口中。绝缘中间层可以在抛光停止层图案、填充绝缘图案和外围区上，并且上接触插塞可以延伸穿过绝缘中间层和填充绝缘图案。绝缘中间层可以具有平坦的上表面。上接触插塞可以物理接触硅锗层的上表面。

在根据示例实施例的半导体器件中，因为上接触塞的下侧壁可以不直接接触抛光停止层和金属板层，所以通过上接触塞转移的氢离子可以不被捕获到抛光停止层图案和金属板图案中。氢离子因此可以向下移动。氢离子的移动可以提高半导体器件的可靠性。

附图说明

根据以下结合附图的详细描述，将更清楚地理解示例实施例。图1至图24表示本文所述的非限制性示例实施例。

图1是示出了根据示例实施例的DRAM器件的布局的平面图；

图2是根据示例实施例的DRAM器件的截面图；

图3是示出了根据示例实施例的DRAM器件中的抛光停止层图案的第一开口的位置和上接触插塞的位置的平面图；

图4是示出了根据示例实施例的DRAM器件中的抛光停止层图案的第一开口的位置和上接触插塞的位置的平面图；

图5是根据示例实施例的DRAM器件的截面图；

图6是示出了根据示例实施例的DRAM器件中的抛光停止层图案的第一开口的位置和上接触插塞的位置的平面图；