[发明专利]一种雷达目标模拟器及其校准方法

权利要求书

1.一种雷达目标模拟器，其特征在于，包括下变频单元、中频基带处理单元、上变频单元、第一射频开关和第二射频开关，所述第二射频开关具有输入端和两个输出端，其中输入端与所述上变频单元电连接，其中一个输出端用于输出回波信号，所述第一射频开关具有输出端和两个输入端，其中输出端与所述下变频单元电连接，其中一个输入端用于输入雷达激励信号，所述第二射频开关的另一个输出端和所述第一射频开关的另一个输入端电连接在一起；

当所述第一射频开关和所述第二射频开关切换至相连的状态时，所述雷达目标模拟器处在校准模式，在校准模式下，所述中频基带处理单元产生并存储中频信号，所述中频基带处理单元产生的中频信号经过所述上变频单元处理后形成射频信号，所述射频信号经过所述第二射频开关和第一射频开关进入所述下变频单元，所述下变频单元对所述射频信号进行处理后形成中频信号，所述中频基带处理单元将存储的中频信号和所述下变频单元生成的中频信号进行互相关处理，处理结果中互相关最大值对应的时间为所述雷达目标模拟器的固有延迟。

2.根据权利要求1所述的一种雷达目标模拟器，其特征在于，所述第一射频开关和第二射频开关的控制端均与所述中频基带处理单元电连接，由所述中频基带处理单元控制所述第一射频开关和第二射频开关的切换状态。

3.根据权利要求1所述的一种雷达目标模拟器，其特征在于，还包括频综单元，所述频综单元用于向所述下变频单元和所述上变频单元提供需要的本振信号和所述中频基带处理单元需要的时钟信号。

4.根据权利要求1所述的一种雷达目标模拟器，其特征在于，所述中频基带处理单元包括：

ADC，用于对输入的中频信号转换为数字信号；

FPGA，与所述ADC的输出端电连接，用于产生并存储数字中频信号，并将所述ADC转换得到的数字信号和存储的数字中频信号进行互相关处理；

DAC，与所述FPGA的输出端电连接，用于将所述FPGA产生的数字中频信号转换为模拟中频信号。

5.根据权利要求4所述的一种雷达目标模拟器，其特征在于，所述中频基带处理单元还包括：

锁相环，用于将输入的时钟信号转换为所述ADC、FPGA和DAC需要的时钟信号。

6.根据权利要求4所述的一种雷达目标模拟器，其特征在于，所述FPGA采用DDS算法生成数字正弦信号，对所述数字正弦信号进行脉冲调制生成所述数字中频信号。

7.根据权利要求4所述的一种雷达目标模拟器，其特征在于，所述ADC和DAC分别通过LVDS接口与所述FPGA电连接。

8.根据权利要求1所述的一种雷达目标模拟器，其特征在于，所述下变频单元采用混频器将输入的射频信号和本振信号进行混频，生成中频信号；所述上变频单元也采用混频器将输入的中频信号和本振信号进行混频，生成射频信号。

9.一种雷达目标模拟器的校准方法，其特征在于，包括：

将雷达目标模拟器切换至校准模式；

在校准模式下，中频基带处理单元产生并存储中频信号；

上变频单元对所述中频基带处理单元产生的中频信号进行处理后形成射频信号；

所述射频信号经过第二射频开关和第一射频开关进入下变频单元；

所述下变频单元对所述射频信号进行处理后形成中频信号；

所述中频基带处理单元将存储的中频信号和所述下变频单元生成的中频信号进行互相关处理，处理结果中互相关最大值对应的时间为所述雷达目标模拟器的固有延迟。

10.根据权利要求9所述的一种雷达目标模拟器的校准方法，其特征在于，在校准模式下，多次重复对固有延迟的测量，将多次测量得到的值取平均值，作为最终的固有延迟。