[发明专利]存储单元、存储器及其制造方法、电子设备在审
申请号: | 202210803479.7 | 申请日: | 2022-07-07 |
公开(公告)号: | CN116234307A | 公开(公告)日: | 2023-06-06 |
发明(设计)人: | 康卜文;朱正勇;赵超;王桂磊 | 申请(专利权)人: | 北京超弦存储器研究院 |
主分类号: | H10B12/00 | 分类号: | H10B12/00 |
代理公司: | 北京市立方律师事务所 11330 | 代理人: | 张筱宁;宋海斌 |
地址: | 100176 北京市大兴区北京*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 存储 单元 存储器 及其 制造 方法 电子设备 | ||
本申请实施例提供了一种存储单元、存储器及其制造方法、电子设备。在本申请实施例提供的存储单元中,第一半导体结构相对于源极和漏极缩进,使得源极、第一半导体结构和漏极围合形成侧向凹槽,使得栅极的尺寸与侧向凹槽的尺寸相适配,从而能够精准控制栅极沿第一方向的长度尺寸,能够提高栅极的制造精度,能够保障存储单元的制造精度,进而能够保障存储器中各个存储单元性能的均一性,进而能够保障存储器的性能。
技术领域
本申请涉及半导体技术领域,具体而言,本申请涉及一种存储单元、存储器及其制造方法、电子设备。
背景技术
随着半导体器件集成化技术的发展,对于以存储器为代表的半导体器件而言,存储器中存储单元的尺寸越来越小,以提高存储器的存储密度。目前,存储单元中多采用垂直结构的晶体管。
但是,在存储器的制备过程中,垂直结构的晶体管中栅极的尺寸波动较大,特别是栅极的长度波动较大,导致晶体管的性能波动较大,进而影响存储器的性能。
发明内容
本申请针对现有方式的缺点,提出一种存储单元、存储器及其制造方法、电子设备,用以解决现有技术存储器的制备过程中,存储器中晶体管的栅极制备精度较低的技术问题。
第一个方面,本申请实施例提供了一种存储单元,包括:叠置于衬底一侧的晶体管和电容器,晶体管和电容器连接;
晶体管包括沿垂直于衬底的第一方向叠置的源极、第一半导体结构和漏极,第一半导体结构沿平行于衬底的第二方向相对于源极和漏极缩进,源极、第一半导体结构和漏极围合形成的侧向凹槽中设置有第一介质结构和栅极。
可选地,源极和漏极在衬底的正投影相重叠;源极和漏极在衬底的正投影,覆盖第一半导体结构、第一介质结构和栅极在衬底的正投影。
可选地,电容器设置于晶体管远离衬底的一侧,电容器的第一电极与漏极连接;
或者,晶体管设置于电容器远离衬底的一侧,电容器的第二电极与源极连接。
可选地,晶体管还包括第二半导体结构,位于第一半导体结构沿第二方向远离栅极的一侧。
第二个方面,本申请实施例提供一种存储器,包括:衬底、多条位线、多条字线和多个如上述第一个方面所提供的任一存储单元,多个存储单元阵列排布;
位线设置于存储单元远离或靠近衬底的一侧,位线平行于第二方向,沿第二方向位于同一行的各存储单元与同一条位线连接;
字线平行于第三方向,沿第三方向位于同一列的各存储单元与同一条字线连接;第三方向平行于衬底,并垂直于第二方向;
存储单元的电容器设置于晶体管远离位线的一侧。
可选地,位线与存储单元中晶体管的源极或漏极连接;
字线包括位于同一列的各存储单元中晶体管的栅极。
第三个方面,本申请实施例提供一种电子设备,包括:如第二个方面所提供的任一种存储器,或者,如第一个方面所提供的任一种存储单元。
第四个方面,本申请实施例提供了一种存储器的制造方法,包括:
基于图案化工艺在衬底的一侧制备得到至少两个间隔且平行于第三方向的第一沟槽和初始结构列;初始结构列包括沿第三方向间隔排列的初始叠置结构,初始叠置结构包括沿第一方向叠置的初始源极、初始半导体结构和初始漏极;第三方向平行于衬底,第一方向垂直于衬底;
侧向刻蚀初始半导体结构,得到第一中间半导体结构,使得初始源极、第一中间半导体结构和初始漏极围合形成侧向凹槽;
采用外延工艺在第一中间半导体结构的两侧面制备第一半导体结构;
在侧向凹槽中形成随形的第一介质结构;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京超弦存储器研究院,未经北京超弦存储器研究院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210803479.7/2.html,转载请声明来源钻瓜专利网。