[发明专利]配置成控制发光元件的像素电路

权利要求书

1.一种像素电路，所述像素电路配置成控制发光元件的发光，所述像素电路包括：

发光元件；

驱动晶体管，所述驱动晶体管配置成控制所述发光元件的驱动电流；

第一电容元件和第二电容元件，所述第一电容元件和所述第二电容元件串联连接在所述驱动晶体管的栅极和源极之间；

第一开关晶体管，所述第一开关晶体管配置成切换数据线与位于所述第一电容元件和所述第二电容元件之间的中间节点之间的连接/断开；

第二开关晶体管，所述第二开关晶体管配置成切换所述驱动晶体管的栅极和漏极之间的连接/断开；

第三开关晶体管，所述第三开关晶体管配置成切换所述中间节点和基准电源线之间的连接/断开；

第四开关晶体管，所述第四开关晶体管配置成切换驱动电流从所述驱动晶体管向所述发光元件的供应/不供应；以及

第五开关晶体管，所述第五开关晶体管配置成切换所述发光元件的阳极和复位电源线之间的连接/断开，

其中，在初始化时段期间，所述第一开关晶体管截止，并且所述第二开关晶体管、所述第三开关晶体管、所述第四开关晶体管和所述第五开关晶体管导通，

其中，在所述初始化时段之后的阈值补偿时段期间，所述第一开关晶体管和所述第四开关晶体管截止，并且所述第二开关晶体管、所述第三开关晶体管和所述第五开关晶体管导通，

其中，在所述阈值补偿时段之后的数据写入时段期间，所述第一开关晶体管导通，并且所述第二开关晶体管、所述第三开关晶体管、所述第四开关晶体管和所述第五开关晶体管截止，以及

其中，在所述数据写入时段之后的发光时段期间，所述第四开关晶体管导通，并且所述第一开关晶体管、所述第二开关晶体管、所述第三开关晶体管和所述第五开关晶体管截止。

2.根据权利要求1所述的像素电路，

其中，所述第一开关晶体管、所述第二开关晶体管、所述第三开关晶体管、所述第四开关晶体管和所述第五开关晶体管为p型薄膜晶体管，以及

其中，所述第一电容元件和所述第二电容元件串联连接在所述发光元件的正电源线和所述驱动晶体管的栅极之间。

3.根据权利要求1所述的像素电路，

其中，所述第一开关晶体管、所述第二开关晶体管、所述第三开关晶体管、所述第四开关晶体管和所述第五开关晶体管为n型薄膜晶体管，以及

其中，所述第一电容元件和所述第二电容元件串联连接在所述发光元件的阳极和所述驱动晶体管的栅极之间。

4.根据权利要求1所述的像素电路，其中，在所述初始化时段中，所述第一开关晶体管的控制信号相对于所述数据线上的信号的相位的相位差θ满足以下关系：

–π/3≤θ≤0。

5.根据权利要求1所述的像素电路，

其中，所述第五开关晶体管是p型薄膜晶体管，以及

其中，满足以下关系：

Vgl≤VEE–6.3V，

其中，Vgl表示所述第五开关晶体管的控制信号的低电位，VEE表示所述发光元件的阴极电位。

6.根据权利要求1所述的像素电路，

其中，所述第一开关晶体管、所述第二开关晶体管、所述第三开关晶体管和所述第五开关晶体管为n型氧化物半导体薄膜晶体管，以及

其中，所述驱动晶体管和所述第四开关晶体管为p型低温多晶硅薄膜晶体管。

7.根据权利要求1所述的像素电路，还包括：

第十六开关晶体管，

其中，所述第四开关晶体管连接在所述驱动晶体管和所述发光元件之间，

其中，所述第十六开关晶体管连接在所述驱动晶体管和配置成传输所述驱动电流的电源线之间，

其中，所述第十六开关晶体管在所述初始化时段期间截止，以及

其中，所述第十六开关晶体管在所述阈值补偿时段、所述数据写入时段和所述发光时段期间导通。