[发明专利]实现用于加速史密斯-沃特曼序列对齐的专用指令

权利要求书

1.一种处理器，包括：

指令解码器，其对与第一源运算数、第二源运算数、第三源运算数和第一目的地运算数相关联的第一指令进行解码；以及

第一执行单元，其被耦合到所述指令解码器，所述第一执行单元：

基于所述第一源运算数的对应元素和所述第二源运算数的对应元素，计算中间总和的一个或更多个元素中的每一个，以及

将所述第一目的地运算数的一个或更多个元素中的每一个设置为等于至少所述中间总和的对应元素和所述第三源运算数的对应元素中的最小值或最大值。

2.根据权利要求1所述的处理器，其中所述第一目的地运算数包括：包括32位有符号整数的一个元素、包括32位无符号整数的一个元素、各包括16位有符号整数的两个元素、各包括16位无符号整数的两个元素、各包括8位有符号整数的四个元素、或各包括8位无符号整数的四个元素。

3.根据权利要求1所述的处理器，其中所述第一执行单元在所述第一源运算数的第一元素与所述第二源运算数的第一元素之间或与所述第二源运算数的所述第一元素的否定之间执行加法运算，以计算所述中间总和的第一元素。

4.根据权利要求1所述的处理器，其中所述第一执行单元将所述目的地运算数的第一元素设置为等于所述中间总和的第一元素、所述第三源运算数的第一元素、以及零中的最小值或最大值。

5.根据权利要求1所述的处理器，其中所述第一执行单元将所述目的地运算数的第一元素设置为等于所述中间总和的第一元素和所述第三源运算数的第一元素中的最小值或最大值。

6.根据权利要求1所述的处理器，其中所述第一指令被包括在六个指令的序列中，在由所述处理器执行所述六个指令时，在史密斯-沃特曼算法的矩阵填充阶段期间计算子对齐数据。

7.根据权利要求1所述的处理器，其中在对所述指令进行解码之前，所述指令解码器对与所述第四源运算数、所述第一源运算数和所述第三源运算数相关联的第二指令进行解码，并且其中所述处理器还包括：

第二执行单元，其被耦合到所述指令解码器，将所述第三源运算数的所述一个或更多个元素中的每一个设置为等于所述第四源运算数的对应元素与所述第五源运算数的对应元素的总和。

8.根据权利要求7所述的处理器，其中所述第一执行单元被包括在整数管线中，并且所述第二执行单元被包括在浮点管线中。

9.根据权利要求1所述的处理器，其中所述第一源运算数的第一元素包括与评分矩阵中的顶部位置相对应的顶部子对齐分数，所述评分矩阵与史密斯-沃特曼算法相关联，并且所述第一目的地运算数的第一元素包括与所述评分矩阵中的当前位置相对应的当前E值。

10.根据权利要求1所述的处理器，其中所述第一源运算数的第一元素包括与评分矩阵中的左侧位置相对应的左子对齐分数，所述评分矩阵与史密斯-沃特曼算法相关联，并且所述第一目的地运算数的第一元素包括与所述评分矩阵中的当前位置相对应的当前F值。

11.根据权利要求1所述的处理器，其中所述第一目的地运算数的每个元素包括与不同的查询序列和与史密斯-沃特曼算法相关联的评分矩阵中的当前位置相对应的不同的当前F值。

12.一种处理器，包括：

寄存器文件，其存储与第一指令相关联的第一源运算数、第二源运算数、第三源运算数和目的地运算数；以及

第一执行单元，其被耦合到所述寄存器文件，所述第一执行单元：

基于所述第一源运算数的对应元素和所述第二源运算数的对应元素，计算中间总和的一个或更多个元素中的每一个，以及

将所述第一目的地运算数的一个或更多个元素中的每一个设置为等于至少所述中间总和的对应元素和所述第三源运算数的对应元素中的最小值或最大值。