[发明专利]一种针对晶圆级处理器的供电装置

说明书

本发明公开了一种针对晶圆级处理器的供电装置，采用硅基板（3）作为晶圆级处理器的衬底基板，所述供电装置与硅基板（3）贴合，包括供电单元（16），所述供电单元（16）同时为多个处理器Die（2）供电，每个供电单元分为电源去耦层、核心电压层和外围电压层；所述处理器Die（2）连接电源去耦层，所述核心电压层设置于电源去耦层和外围电压层之间。本发明解决了晶圆级处理器的高密度的供电及处理器外围配套电路需求，具有高功率密度、低翘曲、低电源噪声、易维护等优点，可为低压大电流需求的同构或异构晶圆级处理器提供一体化供电解决方案。

技术领域

本发明涉及集成电路技术领域，特别是涉及一种针对晶圆级处理器的供电装置。

背景技术

随着深度学习、大规模数据交换等领域对处理器算力需求的不断提升，单一处理器已经无法满足所有用于大规模数据处理的场景。于是，晶圆级处理器以其极高的互联带宽和功率密度等优势被重新提出，通过将多个同构或异构的处理器裸片（Die）集成在一块晶圆或类似的高速介质上，由高速总线将各个裸片（Die）彼此互联，进而实现一个超大规模的处理器集群，实现一个高性能运算处理系统。

目前现有的晶圆级处理器系统主要有Celebras研发的WSE-2系统和Tesla研发的Dojo系统，它们都包含多个同构处理器，采用12寸基板作为处理器裸片（Die）集群的衬底，其总功率分别为22kw和15kw，其中包含了处理器总功率和电源传输损耗，大量处理器工作在低电压大电流状态，传输损耗不容忽视。

晶圆级处理器的供电系统需要包含对应处理器多个不同电压域的电压转换模块和配套的电感电容等无源器件，多个不同电压域的供电模块会占用大量的安装空间，降低水平平面的功率密度，进而增大传输损耗。此外，因为晶圆级处理器的高速载板主要为了处理器裸片（Die）之间的内部通信，其上基本没有空间布放电路，供电系统中还需包含处理器工作所必备的时钟、复位、下载配置接口、管理接口等电路，这些电路也会占用供电系统的安装空间，进一步降低供电系统平均水平方向的功率密度。

为了降低传输损耗，需要缩短电源传输路径，使用高密度的供电系统为晶圆级处理器供电。

硅基板因其布线精度高、线宽线距小、传输损耗低，传输带宽大，而被广泛采用作为晶圆级处理器的高速基板，供电系统通过与大尺寸晶圆级处理器基板连接进行供电，因为硅基板存在脆性，有易碎的特点，需要考虑翘曲问题和应力问题，即与硅基板对接的供电板需要保持较低的翘曲度并提供较小的应力，在保证翘曲度和应力的同时，也需要为处理器的高频噪声提供泄放路径，降低高频串扰和电磁辐射。

此外，12寸晶圆级处理器可能处在长时间不断电工作场景下，所以在某一部分的供电系统出现故障时，需要在不影响其他供电单元负责的处理器正常工作时对故障供电单元进行拆卸和更换。因此，需要晶圆级处理器的供电单元具有易维护性的特点。

发明内容

为了解决现有技术中存在的上述技术问题，本发明提供了一种针对晶圆级处理器的供电装置。

本发明采用的技术方案如下：

一种针对晶圆级处理器的供电装置，采用硅基板作为晶圆级处理器的衬底基板，所述供电装置与硅基板贴合，包括供电单元，所述供电单元同时为多个处理器Die供电，每个供电单元分为电源去耦层、核心电压层和外围电压层；所述处理器Die连接电源去耦层，所述核心电压层设置于电源去耦层和外围电压层之间。

进一步的，所述电源去耦层包括网格刚性固定板、内部埋入去耦电容的陶瓷基板、第一固定螺丝和第二弹性连接器；所述网格刚性固定板底部对应陶瓷基板的位置设置与陶瓷基板同样数量的方形槽，在网格刚性固定板的上部设置方形孔，所述第一固定螺丝安装在陶瓷基板的四个角上，将陶瓷基板固定在网格刚性固定板上。

进一步的，所述陶瓷基板为多层低温共烧陶瓷板，陶瓷基板通过第一弹性连接器与硅基板上的电源及信号焊盘连接。