[发明专利]半导体封装方法和半导体封装结构

说明书

本申请提供的半导体封装方法和半导体封装结构，涉及半导体封装技术领域。该方法包括提供第一衬底；在第一衬底上贴装第一电子器件，形成第一封装组件；第一电子器件远离第一衬底的一侧设有第一导电胶膜；提供第二衬底；在第二衬底上贴装第二电子器件，形成第二封装组件；第二衬底和/或第二电子器件上设有第一导电凸点；翻转第二封装组件并贴装于第一封装组件；第一导电凸点电连接第一导电胶膜，以使第一导电胶膜电连接第二电子器件与第二衬底，和/或，第一导电胶膜电连接第二衬底上的至少两个第二电子器件。通过设置导电胶膜能实现相邻电子器件的电连接或者实现衬底与电子器件的连接，减少布线层数量，电连接可靠，提高封装质量和效率。

技术领域

本发明涉及半导体封装技术领域，具体而言，涉及一种半导体封装方法和半导体封装结构。

背景技术

现有的封装结构中，若要实现多个芯片的互连，或多个封装组件的互连，通常采用打线的方式或通过硅穿孔技术实现垂直互连，或通过制作RDL(重布线层)进行连接，上述工艺复杂，且打线方式还容易导致模组高度增加，硅穿孔技术容易导致电连接不稳定，导电性能不佳等问题。

发明内容

本发明的目的包括，例如，提供了一种半导体封装方法和半导体封装结构，其能够实现相邻电子器件的互连，减少布线层数量，缩短互连线长度，减少信号传输延迟和损失，降低功耗和封装体积，提高封装质量和效率。

本发明的实施例可以这样实现：

第一方面，本发明提供一种半导体封装方法，包括：

提供第一衬底；

在所述第一衬底上贴装第一电子器件，形成第一封装组件；其中，所述第一电子器件远离所述第一衬底的一侧设有第一导电胶膜；

提供第二衬底；

在所述第二衬底上贴装第二电子器件，形成第二封装组件；其中，所述第二衬底和/或所述第二电子器件上设有第一导电凸点；

翻转所述第二封装组件并贴装于所述第一封装组件；其中，所述第一导电凸点电连接所述第一导电胶膜，以使所述第一导电胶膜电连接所述第二电子器件与所述第二衬底，和/或，所述第一导电胶膜电连接所述第二衬底上的至少两个所述第二电子器件。

在可选的实施方式中，在所述第一衬底上贴装第一电子器件，形成第一封装组件步骤包括：在贴装所述第一电子器件的步骤之前或之后，在所述第一电子器件远离所述第一衬底的一侧形成第一导电胶膜。

在可选的实施方式中，所述第一电子器件设有焊盘，在所述第一电子器件远离所述第一衬底的一侧形成第一导电胶膜的步骤包括：

在所述第一电子器件远离所述焊盘的一面贴设导电胶层，在所述导电胶层上形成导电轨迹线路。

在可选的实施方式中，所述在所述导电胶层上形成导电轨迹线路的步骤包括：

利用激光切割方式，在所述导电胶层上形成导电轨迹线路。

在可选的实施方式中，所述在所述第一电子器件远离所述焊盘的一面贴设导电胶层，在所述导电胶层上形成导电轨迹线路的步骤还包括：

多个所述第一电子器件间隔贴设在所述导电胶层上，所述导电胶层上设有切割道，利用激光切割方式形成导电轨迹线路后，沿所述切割道分切，形成具有导电轨迹线路的单个所述第一电子器件。

在可选的实施方式中，所述在所述第一电子器件远离所述第一衬底的一侧形成第一导电胶膜的步骤之前，所述半导体封装方法还包括：

研磨所述第一电子器件，使所述第一电子器件的厚度减至预设厚度。

在可选的实施方式中，所述第一电子器件包括正装芯片和第一倒装芯片，所述在所述第一衬底上贴装第一电子器件的步骤包括：