[发明专利]半导体器件及其制造方法

说明书

本发明提供了一种半导体器件及其制备方法。所述半导体器件包括衬底、介质层、本征半导体层和N型掺杂层。所述本征半导体层包含与所述第一半导体材料不同的第二半导体材料，且一部分设置于所述P型掺杂层内，另一部分设置于所述介质层内，所述N型掺杂层嵌设于所述本征半导体层的顶部，降低了所述P型掺杂层到所述N型掺杂层的渡跃时间，能够有效提升工作效率。

技术领域

本发明涉及半导体加工技术领域，尤其涉及半导体器件及其制造方法。

背景技术

半导体器件中的光电二极管用于实现将光信号转换成电信号。现有技术的PN结型光电二极管PD，例如常规的Ge-PD使用光刻刻蚀形成SOI衬底表面的Si层内的沟槽图形，然后在Si层内的图形上使用外延工艺沉积Ge结构。由于Si和Ge晶格常数不匹配，外延时会有大量缺陷，不利于提升工作效率。

因此，有必要开发新型的半导体器件及其制备方法以克服现有技术的上述缺陷。

发明内容

本发明的目的在于提供一种新型的半导体器件及其制备方法，以利于工作效率提升。

为实现上述目的，本发明的半导体器件包括：

衬底，包括位于所述衬底顶部，并包含第一半导体材料的P型掺杂层；

介质层，堆叠设置于所述P型掺杂层顶面；

本征半导体层，包含与所述第一半导体材料不同的第二半导体材料，且一部分设置于所述P型掺杂层内，另一部分设置于所述介质层内；

N型掺杂层，嵌设于所述本征半导体层的顶部。

本发明的半导体器件的有益效果在于：所述本征半导体层包含与所述第一半导体材料不同的第二半导体材料，且一部分设置于所述P型掺杂层内，另一部分设置于所述介质层内，所述N型掺杂层嵌设于所述本征半导体层的顶部，降低了所述P型掺杂层到所述N型掺杂层的渡跃时间，能够有效提升工作效率。

优选的，所述半导体器件还包括设置于所述P型掺杂层内的N型注入掺杂层，以及设置于所述衬底并分别与所述N型注入掺杂层和所述N型掺杂层电接触的外接N型掺杂层，所述N型注入掺杂层的掺杂浓度高于所述N型掺杂层和所述外接N型掺杂层中任意一种的掺杂浓度。

优选的，所述半导体器件还包括设置于所述P型掺杂层内的P型注入掺杂层，所述P型注入掺杂层的掺杂浓度高于所述P型掺杂层的掺杂浓度。

优选的，所述N型掺杂层的顶面高于所述介质层的顶面。

优选的，所述N型掺杂层包含与所述第一半导体材料组成相同，或者与所述第二半导体材料组成相同的第三半导体材料。

本发明的所述半导体器件的制造方法包含以下步骤：

S0：提供原始衬底，所述原始衬底包含位于顶部并包含第一半导体材料的P型掺杂层，顺次堆叠设置于所述P型掺杂层的底部介质层和中间介质层，以及贯穿所述底部介质层、所述中间介质层和部分所述P型掺杂层的第一沟槽；

S1：使用与所述第一半导体材料不同的第二半导体材料进行低温外延工艺以形成覆盖所述第一沟槽内壁的第一本征半导体层，对所述第一本征半导体层进行激光退火工艺；

S2：使用所述第二半导体材料进行高温外延工艺以形成覆盖所述第一本征半导体层表面并填充所述第一沟槽的第二本征半导体层，所述第一本征半导体层和所述第二本征半导体层构成本征半导体层；

S3：使用介质材料沉积形成覆盖经所述步骤S2所得结构顶面的顶部介质层后，自所述顶部介质层起沿指向所述原始衬底底部的方向去除部分所述顶部介质层和部分所述本征半导体层，直至所述本征半导体层部分表面露出并形成第二沟槽；

S4：使用N型掺杂半导体材料进行外延工艺形成填充所述第二沟槽的N型掺杂层。