[发明专利]平方根处理电路系统和方法

权利要求书

1.一种装置，包括：

平方根处理电路系统，所述平方根处理电路系统用于通过在同一处理循环中执行多次基数n子迭代来执行基数r平方根运算的给定基数r迭代，其中nr，

对于给定基数n子迭代，所述平方根处理电路系统包括：

数字选择电路系统，所述数字选择电路系统用于基于先前余数估计选择平方根结果的下一个基数n结果数字；

余数更新电路系统，所述余数更新电路系统用于基于余数调整值调整先前余数值，以生成更新后余数值，所述余数调整值取决于由所述数字选择电路系统选择的所述下一个基数n结果数字；

余数估计电路系统，所述余数估计电路系统用于生成指示所述更新后余数值的一部分的估计的更新后余数估计；以及

输出信号路径，所述输出信号路径用于提供所述更新后余数值和所述更新后余数估计，以在所述基数r平方根运算的所述给定基数r迭代的后续基数n子迭代或另一基数r迭代的第一基数n子迭代中用作所述先前余数值和所述先前余数估计；

其中：

在所述给定基数r迭代的最终基数n子迭代中，所述余数估计电路系统被配置为与所述余数更新电路系统生成所述更新后余数值并行地生成所述更新后余数估计。

2.根据权利要求1所述的装置，其中所述余数更新电路系统被配置为以冗余表示生成所述更新后余数值，并且所述余数估计电路系统被配置为以非冗余表示生成所述更新后余数估计。

3.根据权利要求1和2中任一项所述的装置，其中所述余数更新电路系统包括进位保留加法电路系统，并且所述余数估计电路系统包括进位传递加法电路系统。

4.根据任一前述权利要求所述的装置，其中所述更新后余数估计的位比所述更新后余数值少。

5.根据任一前述权利要求所述的装置，其中在所述给定基数r迭代的所述最终基数n子迭代中，所述余数估计电路系统被配置为基于所述先前余数估计和由所述余数更新电路系统针对所述给定基数r迭代的所述最终基数n子迭代使用的所述余数调整值来确定所述更新后余数估计。

6.根据权利要求5所述的装置，其中在所述给定基数r迭代的除所述最终基数n子迭代以外的前一基数n子迭代中，所述余数估计电路系统被配置为计算所述更新后余数估计的至少一个额外位，所述至少一个额外位对于在所述给定基数r迭代的所述最终基数n子迭代中选择所述下一个基数n结果数字是不必要的，并且

在所述给定基数r迭代的所述最终基数n子迭代中，所述余数估计电路系统被配置为使用在所述前一基数n子迭代中确定的所述至少一个额外位来确定所述更新后余数估计。

7.根据任一前述权利要求所述的装置，其中在所述给定基数r迭代的第一基数n子迭代中，所述余数估计电路系统被配置为基于所述余数更新电路系统在所述第一基数n子迭代中生成的所述更新后余数值来确定所述更新后余数估计。

8.根据任一前述权利要求所述的装置，其中对于所述给定基数n子迭代，所述平方根处理电路系统包括复制电路系统的一个或多个实例，复制电路系统的每个实例包括：

两个或更多个复制电路单元，所述两个或更多个复制电路单元用于与所述数字选择电路系统选择所述下一个基数n结果数字并行地确定对应于不同结果数字的两个或更多个候选输出值，所述不同结果数字能够被所述数字选择电路系统选择为所述下一个基数n结果数字；以及

选择电路系统，所述选择电路系统用于响应于所述数字选择电路系统指示所述不同结果数字中的哪一个结果数字被选择为所述下一个基数n结果数字而选择多个候选输出值中的一个候选输出值，所述多个候选输出值至少包括由所述两个或更多个复制电路单元生成的所述两个或更多个候选输出值。