[发明专利]碳化硅LDMOSFET器件制造方法及碳化硅LDMOSFET器件

说明书

本发明涉及半导体领域，提供一种碳化硅LDMOSFET器件制造方法及碳化硅LDMOSFET器件。所述方法包括：在P型碳化硅衬底上形成碳化硅外延层，在碳化硅外延层上粘接P型硅层；对P型硅层进行刻蚀处理，形成两个延伸至碳化硅外延层的沟槽；分别沿两个沟槽的底部对碳化硅外延层进行离子掺杂形成沟道区；离子掺杂形成N型漂移区，填充沟槽形成P型体区；对填充沟槽进行刻蚀，形成场板隔离介质层；在刻蚀后的填充沟槽内填充多晶硅形成多晶硅栅极；在P型体区和N型漂移区形成源漏区。本发明采用碳化硅衬底，利用碳化硅的高击穿特性，提高器件的击穿电压；通过沟道区将两个多晶硅栅极串联形成组合栅结构，降低器件的导通电阻。

技术领域

本发明涉及半导体领域，具体地涉及一种碳化硅LDMOSFET器件制造方法以及一种碳化硅LDMOSFET器件。

背景技术

双扩散金属氧化物半导体场效应管(Double-diffused MOS，简称DMOS)具有耐压高、功耗低、大电流驱动能力等特点，广泛采用于电源管理电路中。双扩散金属氧化物半导体场效应管主要有两种类型，垂直双扩散金属氧化物半导体场效应管（Vertical Double-diffused MOSFET，简称VDMOSFET）和横向双扩散金属氧化物半导体场效应管（LateralDouble-diffused MOSFET，简称LDMOSFET）。

对于LDMOSFET，导通电阻和击穿电压是两个重要指标，其外延层的厚度、掺杂浓度、漂移区的长度是最重要的特性参数。通常，可以通过增加沟道长度和漂移区的长度来提高击穿电压，但是这样会增加LDMOSFET的导通电阻。现有的LDMOSFET通常采用硅衬底，由于硅的禁带宽度（1.1eV）不够宽，临界击穿场强（0.3MV/cm）不高，因此器件的击穿电压不高。目前，亟需研究一种高击穿电压、低导通电阻的LDMOSFET器件。

发明内容

本发明实施方式的目的是提供一种碳化硅LDMOSFET器件制造方法及碳化硅LDMOSFET器件，以提高击穿电压、降低导通电阻。

为了实现上述目的，本发明第一方面提供一种碳化硅LDMOSFET器件制造方法，所述方法包括：

在P型碳化硅衬底上形成碳化硅外延层，在碳化硅外延层上粘接P型硅层；

对粘接的P型硅层进行刻蚀处理，在P型硅层内形成两个延伸至碳化硅外延层的沟槽；

分别沿两个沟槽的底部对碳化硅外延层进行离子掺杂形成沟道区；

对两个沟槽外侧的P型硅层进行离子掺杂形成N型漂移区，在两个沟槽内填充氧化物形成填充沟槽，使得两个填充沟槽之间的P型硅层形成为P型体区；

对两个填充沟槽进行刻蚀处理，去除两个填充沟槽内的一部分氧化物，两个填充沟槽内预留的氧化物形成为场板隔离介质层；

在刻蚀后的填充沟槽内填充多晶硅形成多晶硅栅极；

在P型体区和N型漂移区形成源漏区。

进一步地，所述对粘接的P型硅层进行刻蚀处理，在P型硅层内形成两个延伸至碳化硅外延层的沟槽，包括：在P型硅层上涂覆光刻胶，通过光刻处理形成刻蚀窗口；沿刻蚀窗口对P型硅层进行刻蚀处理，形成延伸至碳化硅外延层的沟槽。

进一步地，所述分别沿两个沟槽的底部对碳化硅外延层进行离子掺杂形成沟道区，包括：采用离子注入工艺在沟槽底部的碳化硅外延层注入P型离子，形成与P型体区相接的P型碳化硅掺杂区，P型碳化硅掺杂区作为P型体区与N型漂移区之间的沟道区。

进一步地，所述对两个沟槽外侧的P型硅层进行离子掺杂形成N型漂移区，在两个沟槽内填充氧化物形成填充沟槽，使得两个填充沟槽之间的P型硅层形成为P型体区，包括：在两个沟槽外侧的P型硅层中注入N型离子，形成N型漂移区；在两个沟槽内填充氧化物形成填充沟槽；对填充沟槽进行平坦化处理，使得两个填充沟槽之间的P型硅层形成为P型体区。