[发明专利]一种半导体模块类堆叠封装深孔加工方法在审
| 申请号： | 202210632520.9 | 申请日： | 2022-06-07 |
| 公开（公告）号： | CN114975148A | 公开（公告）日： | 2022-08-30 |
| 发明（设计）人： | 张光耀 | 申请（专利权）人： | 合肥矽迈微电子科技有限公司 |
| 主分类号： | H01L21/60 | 分类号： | H01L21/60;H01L21/56 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 230088 安徽*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 半导体 模块 堆叠 封装 加工 方法 | ||
1.一种半导体模块类堆叠封装深孔加工方法，包括以下步骤：
步骤一：将加工完成的晶圆分别进行包封封装，形成第一芯片和第二芯片；
步骤二：所述第一芯片和第二芯片均包封在封装层的内部，所述第一芯片和第二芯片电性连接；
其特征在于，还包括以下步骤：
在步骤一和步骤二之间：提供一载板（1），将载板（1）上涂有光阻膜（2），后光阻膜（2）图案化，图案化光阻膜（2）之后去除用以形成封装层内部的深孔（3）；
载板（1）上同时设置有芯片，芯片位于图案化的光阻膜（2）的一侧；
包封后去除暴露出的图案化的光阻膜（2），封装层（4）上对应位置形成深孔（3），并形成电路连接使得第一芯片和第二芯片电性连接；
进行后续常规半导体模块类堆叠封装工艺。
2.根据权利要求1所述的半导体模块类堆叠封装深孔加工方法，其特征在于，所述光阻膜（2）的厚度范围为贴合在载板（1）上的芯片器件高度的1.1-1.8倍。
3.根据权利要求2所述的半导体模块类堆叠封装深孔加工方法，其特征在于，将所述光阻膜（2）图案化的步骤为曝光光刻、显影和蚀刻，图案化的光阻模（2）留在载板（1）的金属面上。
4.根据权利要求3所述的半导体模块类堆叠封装深孔加工方法，其特征在于，将所述深孔（3）内部通过溅射方式形成种子层，后进行电镀形成第一芯片和第二芯片之间的电性连接。
5.根据权利要求4所述的半导体模块类堆叠封装深孔加工方法，其特征在于，所述光阻膜（2）的暴露方式为研磨。
6.根据权利要求5所述的半导体模块类堆叠封装深孔加工方法，其特征在于，将所述图案化的光阻模（2）去除的方式为碱洗。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于合肥矽迈微电子科技有限公司，未经合肥矽迈微电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202210632520.9/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
