[发明专利]一种多输入低噪声放大器架构电路

权利要求书

1.一种多输入低噪声放大器架构电路，其特征在于：包括

低噪声放大器；电源管理模块；

输入匹配电路，所述输入匹配电路包括多个并列连接的第一开关（K11-K1n）、多个串联的电感（L0-Ln）、分别并联在电感（L1-Ln）上的第二开关（K21-K2n），其中电感（L0）为输入端电感，电感（Ln）为输出端电感，输入端电感（L0）的输入侧连接可变电容整列（C0array），输出端电感（Ln）的输出侧连接可变电容整列（C1array）后接入低噪声放大器的输入端；

输出谐振网络，连接在低噪声放大器的输出端与电源管理模块的输入端。

2.根据权利要求1所述的一种多输入低噪声放大器架构电路，其特征在于：输入匹配电路还包括在第二开关（K21-K2n）节点处并入的第三开关（Kqp）、或并入的第四开关（Kxy）和第三电感（Lxy）的组合、或接入的第三电容（Cs）。

3.根据权利要求1或2所述的一种多输入低噪声放大器架构电路，其特征在于：所述低噪声放大器包括由多个晶体管依次并列叠加的堆叠晶体管、以及连接在堆叠晶体管上的二极管阵列，所述二极管阵列为并联在堆叠晶体管中每个晶体管的集电极和发射极两端的一个二极管的阵列或多个二极管串联的阵列。

4.根据权利要求3所述的一种多输入低噪声放大器架构电路，其特征在于：所述低噪声放大器为至少两个且串联。

5.根据权利要求3所述的一种多输入低噪声放大器架构电路，其特征在于：所述堆叠晶体管中每个晶体管的发射极与其并联的二极管阵列的二极管连接处为节点1、2、…、n-1，在节点1、2、…、n-1中的一个或多个节点设有电流源。

6.根据权利要求3所述的一种多输入低噪声放大器电路，其特征在于：所述输出谐振网络包括；

电感（Ld1），连接在电源管理模块输入端与低噪声放大器的输出端；

电容（Cd1），并列连接到所述电感（Ld1）；

电阻（Rd1），并列连接到所述电感（Ld1）。

7.根据权利要求4所述的一种多输入低噪声放大器架构电路，其特征在于：所述输出谐振网络包括：

第一晶体管（Qp11）、第二晶体管（Qp22）、第一电感（Ld11）、第二电感（Ld22）、第一电容（Cd11）、第二电容（Cd22）、第一电阻（Rd11）、第二电阻（Rd22）；

第一晶体管（Qp11）、第二晶体管（Qp22）连接在电源管理模块输入端与每个低噪声放大器的输出端；

第一电感（Ld11），并列连接到所述第一晶体管（Qp11）；

第一电容（Cd11），并列连接到所述第一晶体管（Qp11）；

第一电阻（Rd11），并列连接到所述第一晶体管（Qp11）；

第二电感（Ld22），并列连接到所述第二晶体管（Qp22）；

第二电容（Cd22），并列连接到所述第二晶体管（Qp22）；

第二电阻（Rd22），并列连接到所述第二晶体管（Qp22）。

8.根据权利要求1所述的一种多输入低噪声放大器架构电路，其特征在于：所述电源管理模块（PMU）为线性低压差稳压器（LDO）或直通开关（SW）或升压直流转换器（BOOST DC-DC）或降压直流转换器（BUCK DC-DC）。