[发明专利]具有灵活数据宽度的芯片上网络（NOC）

权利要求书

1.一种集成电路，包括：

第一可编程逻辑电路；第二可编程逻辑电路；以及

所述第一可编程逻辑电路和所述第二可编程逻辑电路之间的芯片上网络（NoC），其中所述NoC具有可配置数据宽度，并且其中所述NoC包括：

共同具有所述可配置数据宽度的多个数据路径；以及

通过所述多个数据路径中的相应路径而彼此互连的多个分组交换机，其中所述多个分组交换机中的第一分组交换机：

从所述第一可编程逻辑电路接收第一分组，其中所述第一分组包括目的地标识符；

基于所述目的地标识符在表中执行第一查找操作；以及

至少部分基于所述第一查找操作的结果，使用所述多个数据路径中的所述数据路径中的一个数据路径将所述第一分组传送到所述多个分组交换机中的第二分组交换机。

2.根据权利要求1所述的集成电路，其中用于经由所述NoC传送所述第一分组的路由是可编程的。

3.根据权利要求1所述的集成电路，包括在所述NoC和所述第一可编程逻辑电路之间的芯片上网络（NoC）接入电路。

4.根据权利要求3所述的集成电路，其中所述NoC接入电路将与所述第一分组相关联的斩波数据传送到所述NoC。

5.根据权利要求3所述的集成电路，其中所述NoC接入电路基于服务质量（QoS）设置来控制进入。

6.根据权利要求1所述的集成电路，其中所述NoC的所述可配置数据宽度可配置成多个数据宽度中的一个。

7.根据权利要求6所述的集成电路，其中所述多个数据宽度包括第一数据宽度和第二数据宽度，其中所述多个数据路径共同具有：

在第一时间，所述第一可编程逻辑电路和所述第二可编程逻辑电路之间的所述第一数据宽度；以及

在第二时间，所述第一可编程逻辑电路和所述第二可编程逻辑电路之间的基于参数的所述第二数据宽度。

8.根据权利要求1所述的集成电路，包括在出口处从所述NoC接收所述第一分组的逻辑。

9.根据权利要求1所述的集成电路，其中所述NoC可配置成将所述第一分组传送到可编程逻辑区域之外的存储器。

10.根据权利要求1所述的集成电路，其中所述第一查找操作标识来自所述第一分组交换机的输出，所述第一分组交换机确定所述第一分组被发送到何处。

11.根据权利要求1所述的集成电路，其中所述NoC可配置成实现基于参数的所述可配置数据宽度。

12.一种集成电路，包括：

第一可编程逻辑电路；第二可编程逻辑电路；

芯片上网络（NoC）接入电路，所述芯片上网络（NoC）接入电路从所述第一可编程逻辑电路接收第一分组，

其中所述第一分组包括目的地标识符；

芯片上网络（NoC）出口电路；以及

芯片上网络（NoC），所述芯片上网络（NoC）经由所述NoC接入电路耦合到所述第一可编程逻辑电路并且经由所述NoC出口电路耦合到所述第二可编程逻辑电路，

其中所述NoC可配置成基于多个数据宽度中的数据宽度来传送数据，所述多个数据宽度中的所述数据宽度是基于参数的，

其中所述NoC可编程以经由多个路由中的任一个路由来传送所述数据，并且其中所述NoC包括：

共同具有所述多个数据宽度中的所述数据宽度的多个数据路径；以及

通过所述多个数据路径中的相应路径而彼此互连的多个分组交换机，其中所述多个分组交换机中的第一分组交换机：

从所述第一可编程逻辑电路接收所述第一分组；

基于所述目的地标识符在表中执行第一查找操作；以及

至少部分基于所述第一查找操作的结果，使用所述多个数据路径中的所述数据路径中的一个数据路径将所述第一分组传送到所述多个分组交换机中的第二分组交换机。