[发明专利]写数据信号延迟控制方法、装置、设备和介质

权利要求书

1.一种写数据信号延迟控制方法，其特征在于，所述方法包括：

通过主机对存储器中的寄存器电路进行工作模式配置，得到支持读写的训练寄存器；

通过所述主机将样本写数据信号发送至所述存储器；

通过所述存储器基于采样信号对所述样本写数据信号进行采样，并将采样得到的采样写数据信号缓存至所述训练寄存器中；

若所述主机从所述训练寄存器中读取的所述采样写数据信号与所述样本写数据信号不一致，则基于所述样本写数据信号对设置在所述主机上的写数据延控电路进行延迟调整训练，得到已训练的写数据延控电路；

通过所述已训练的写数据延控电路对输入的写数据信号进行信号偏移调整，得到与采样信号的采样沿对齐的目标写数据信号；所述目标写数据信号用于写入至所述存储器中。

2.根据权利要求1所述的方法，其特征在于，所述通过主机对存储器中的寄存器电路进行工作模式配置，得到支持读写的训练寄存器，包括：

通过主机将存储器中模式寄存器的值设置为目标值；所述模式寄存器，是用于配置所述寄存器电路的工作模式的寄存器；所述目标值，是所述寄存器电路所支持的可读写模式对应的值；

通过所述目标值控制所述寄存器电路工作在可读写模式，得到支持读写的训练寄存器。

3.根据权利要求1所述的方法，其特征在于，所述样本写数据信号包括多个子样本信号；所述设置在所述主机上的写数据延控电路包括多个子电路；一个子电路用于控制一个子样本信号的延迟；

所述基于所述样本写数据信号对设置在所述主机上的写数据延控电路进行延迟调整训练，得到已训练的写数据延控电路，包括：

针对所述写数据延控电路中的每一个子电路，基于与所述子电路对应的子样本信号对所述子电路进行单电路的延迟调整训练，得到已训练的初始子电路；其中，通过所述初始子电路进行信号偏移调整后的子样本信号与采样信号的采样沿对齐；

基于所述多个子样本信号，对各个所述初始子电路进行多电路的延迟调整训练，得到已训练的写数据延控电路；所述已训练的写数据延控电路包括多个已训练的目标子电路；通过各个所述目标子电路分别进行信号偏移调整后的各个子样本信号与采样信号的同一个采样沿对齐。

4.根据权利要求3所述的方法，其特征在于，所述采样写数据信号包括与所述多个子样本信号分别对应的多个子采样信号；所述基于所述多个子样本信号，对各个所述初始子电路进行多电路的延迟调整训练，得到已训练的写数据延控电路，包括：

若所述主机从所述训练寄存器中未能一次性读取到所述多个子采样信号，则根据待进阶训练的初始子电路的初始调整信息，对所述待进阶训练的初始子电路继续进行延迟调整训练，直至所述主机从所述训练寄存器中能一次性读取到所述多个子采样信号，得到已训练的写数据延控电路；

其中，所述待进阶训练的初始子电路，是未被读取到的子样本信号所对应的初始子电路；所述待进阶训练的初始子电路的初始调整信息，是在单电路的延迟调整训练得到所述初始子电路过程中所使用的调整信息。

5.根据权利要求4所述的方法，其特征在于，所述根据待进阶训练的初始子电路的初始调整信息，对所述待进阶训练的初始子电路继续进行延迟调整训练，直至所述主机从所述训练寄存器中能一次性读取到所述多个子采样信号，得到已训练的写数据延控电路，包括：

根据待进阶训练的初始子电路的初始调整信息，朝着增加或降低目标子样本信号延迟的方向逐渐调整所述待进阶训练的初始子电路，直至所述主机从所述训练寄存器中能一次性读取到所述多个子采样信号，得到已训练的写数据延控电路；

其中，所述目标子样本信号，是与所述待进阶训练的初始子电路对应的子样本信号。

6.根据权利要求4所述的方法，其特征在于，所述方法还包括：

若所述主机从所述训练寄存器中能一次性读取到所述多个子采样信号，则将各个所述初始子电路作为各个所述目标子电路，得到已训练的写数据延控电路。