[发明专利]半导体保护器件

说明书

一种半导体保护器件包括：N型外延层；设置在N型外延层的上表面上的器件隔离层；设置在器件隔离层下面的N型漂移区；设置在N型漂移区中的N型阱；第一P型漂移区和第二P型漂移区，分别设置为与器件隔离层接触并与N型漂移区间隔开；第一P型掺杂区和第二P型掺杂区，分别设置在第一P型漂移区和第二P型漂移区中；第一N型浮置阱和第二N型浮置阱，分别设置在第一P型漂移区和第二P型漂移区中以分别与第一P型掺杂区和第二P型掺杂区间隔开并设置为与器件隔离层接触；以及第一接触层和第二接触层，分别设置为覆盖第一N型浮置阱和第二N型浮置阱，以与器件隔离层接触。

技术领域

本公开总体上涉及半导体器件，更具体地，涉及半导体器件的保护。

背景技术

半导体系统(诸如片上系统(SOC)、微控制器单元(MCU)或显示驱动器IC(DDI))可以包括多个外围器件，该多个外围器件包括处理器、存储器、逻辑电路、音频和图像处理电路、各种接口电路等。半导体保护器件可以提供在这些外围器件中以防止静电放电(ESD)或电过应力(EOS)。

发明内容

示例实施方式提供一种具有改进的击穿电压特性和降低的导通电阻R_ON的半导体保护器件。

根据一示例实施方式，一种半导体保护器件包括：在P型衬底上的N型掩埋层；在N型掩埋层上的N型外延层；在N型外延层的上表面上的器件隔离层；在器件隔离层下面的N型漂移区；在N型漂移区中的N型阱；第一P型漂移区和第二P型漂移区，第一P型漂移区和第二P型漂移区中的每个与器件隔离层的相对两端中的相应一个接触并与N型漂移区间隔开；第一高电压P型阱和第二高电压P型阱，分别在第一P型漂移区和第二P型漂移区下面并与N型掩埋层接触；第一P型阱和第二P型阱，分别在第一P型漂移区和第二P型漂移区中；第一N型浮置阱和第二N型浮置阱，分别在第一P型漂移区和第二P型漂移区中并分别与第一P型阱和第二P型阱间隔开，以及其中第一N型浮置阱和第二N型浮置阱中的每个与器件隔离层的相对两端中的相应一个接触；第一P型掺杂区和第二P型掺杂区，分别在第一P型阱和第二P型阱中；第一接触层，在N型外延层上并与第一N型浮置阱和器件隔离层接触；第二接触层，在N型外延层上并与第二N型浮置阱和器件隔离层接触；阴极电极，在第一P型掺杂区上并与第一接触层间隔开；以及阳极电极，在第二P型掺杂区上并与第二接触层间隔开。

根据一示例实施方式，一种半导体保护器件包括：N型外延层；在N型外延层的上表面上的器件隔离层；在器件隔离层下面的N型漂移区；在N型漂移区中的N型阱；第一P型漂移区和第二P型漂移区，第一P型漂移区和第二P型漂移区中的每个与器件隔离层的相对两端中的相应一个接触并与N型漂移区间隔开；第一P型掺杂区和第二P型掺杂区，分别在第一P型漂移区和第二P型漂移区中；第一N型浮置阱和第二N型浮置阱，分别在第一P型漂移区和第二P型漂移区中并分别与第一P型掺杂区和第二P型掺杂区间隔开，以及其中第一N型浮置阱和第二N型浮置阱中的每个与器件隔离层的相对两端中的相应一个接触；第一接触层，在N型外延层上并与第一N型浮置阱和器件隔离层接触；以及第二接触层，在N型外延层上并与第二N型浮置阱和器件隔离层接触。

根据一示例实施方式，一种半导体保护器件可以包括：具有第一区域和第二区域的第一导电类型外延层。第一区域包括：在第一导电类型外延层的上表面上的器件隔离层，其中器件隔离层与半导体保护器件的中心轴线重叠；在器件隔离层下面的第一导电类型漂移区；在第一导电类型漂移区中的第一导电类型阱；第二导电类型漂移区，与器件隔离层接触并与第一导电类型漂移区间隔开；在第二导电类型漂移区下面的高电压第二导电类型阱；在第二导电类型漂移区中的第二导电类型掺杂区；第一导电类型浮置阱，在第二导电类型漂移区中与第二导电类型掺杂区间隔开；在第一导电类型外延层上的接触层，其中接触层与第一导电类型浮置阱重叠并与器件隔离层接触；以及电极，在第二导电类型掺杂区上并与接触层间隔开。第二区域和第一区域关于中心轴线是镜像对称的。

附图说明

从以下结合附图的详细描述，本公开的以上和其它的方面、特征和优点将被更清楚地理解。