[发明专利]存储器内计算宏装置及电子装置

说明书

本申请提出一种存储器内计算宏装置以及电子装置。存储器内计算宏装置包括包含多个存储器内计算单元的存储器内计算单元阵列。第一数据被划分成至少两个位群组，所述至少两个位群组包括第一位群组及第二位群组，所述第一位群组是第一数据的最高有效位，所述第二位群组是第一数据的最低有效位，且位群组分别加载在存储器内计算单元阵列的不同列的存储器内计算单元中。所述电子装置包括至少一个存储器内计算宏以及至少一个处理电路。处理电路被配置成接收分别与存储器内计算单元阵列的列对应的并行的输出并对所述并行的输出执行运算，其中所述并行的输出包括多个对应组，且其中对应组中的每一个包括输出激活的最高有效位及输出激活的最低有效位。

技术领域

本申请涉及一种存储器内计算(compute-in-memory，CIM)宏装置及电子装置。

背景技术

CIM是一种用于解决流行且广泛使用的冯诺伊曼(von-Neumann)处理器/架构中的带宽(bit-width)与计算不匹配问题的技术。通过将存储器与计算在同一区块中进行组合可解决带宽不匹配问题。然而，用于计算的位宽受限于物理CIM宏的原始宽度，且因此计算精度不能针对更高精度的应用要求进行调整。

发明内容

本申请提出一种CIM宏装置及电子装置。

根据示例性实施例中的一个，所述CIM宏装置包括具有多个CIM单元的CIM单元阵列。第一数据被划分成至少两个位群组，所述至少两个位群组包括第一位群组及第二位群组，所述第一位群组是所述第一数据的最高有效位，所述第二位群组是所述第一数据的最低有效位，且所述至少两个位群组分别加载在所述CIM单元阵列的不同列的CIM单元中。

根据示例性实施例中的一个，所述电子装置包括至少一个CIM宏以及至少一个处理电路。每一CIM宏包括CIM单元阵列，所述CIM单元阵列包括多个CIM单元。第一数据被划分成至少两个位群组，所述至少两个位群组包括第一位群组及第二位群组，所述第一位群组是所述第一数据的多个最高有效位，所述第二位群组是所述第一数据的多个最低有效位。所述第一数据的所述至少两个位群组分别加载在所述CIM单元阵列的不同列的CIM单元中，且在所述第一数据加载在所述不同列的所述CIM单元中之后第二数据被输入到所述CIM单元阵列的所述不同列的所述CIM单元。处理电路被配置成接收分别与所述CIM单元阵列的列对应的多个并行的输出并对所述多个并行的输出执行运算，其中所述并行的输出包括多个对应组，且其中所述对应组中的每一个包括输出激活的多个最高有效位及所述输出激活的多个最低有效位。

然而，应理解，此发明内容可能不包含本申请的所有方面及实施例，且因此并不意指以任何方式进行限制或局限。此外，本申请将包括对所属领域中的技术人员来说显而易见的改进及修改。

附图说明

本文包括附图以提供对本申请的进一步理解，且附图被并入本说明书中并构成本说明书的一部分。附图示出本申请的实施例，且与本说明一同用于阐释本申请的原理。

图1示出传统CIM宏装置的示意图。

图2示出根据本申请的示例性实施例中的一个所提出的电子装置的示意图。

图3示出根据本申请的示例性实施例中的一个所提出的另一种电子装置的示意图。

图4示出根据本申请的示例性实施例中的一个所提出的另一种电子装置的示意图。

为使本申请的以上特征及优点更易于理解，以下结合附图详细阐述若干实施例。

具体实施方式

图1示出传统CIM宏的示意图。