[发明专利]神经网络的电阻值控制单元

说明书

提供一种电阻值控制单元，适用于形成在一集成电路上的一神经网络。电阻值控制单元包括多个电阻、多个开关以及多个存储器单元。电阻耦接于神经网络的一第一节点和一第二节点之间。开关耦接于电阻，并配置以控制从第一节点流至第二节点的一电流。存储器单元被配置以产生一数字输出。开关是由数字输出所控制。

技术领域

本发明实施例是有关于神经网络，且特别是有关于神经网络的电阻值控制单元。

背景技术

神经网络，例如深度神经网络(deep neural network，DNN)技术在图样识别和语音识别等机器学习应用中取得了巨大成功。训练神经网络是一项计算量极大的任务，需要大量的计算资源和大量的训练时间，这阻碍了它们的进一步应用。加速器(accelerator)装置，例如电阻式处理单元(resistive processing unit，RPU)，基于具有模拟权重更新的互补金属氧化物半导体(CMOS)晶体管已被用于减少训练时间并提高神经网络的处理速度。首先，这些基于模拟的加速器装置会由于漏电流和电阻值漂移而导致数据保留问题。也就是说，基于模拟的电阻值控制单元只会提供与神经网络相关的不断变化且不可靠的权重值。再者，由于模拟的电阻值控制单元结构复杂，模拟的电阻值控制单元可能会引起电路布局面积大，于是会导致大的布线面积，从而导致制程难度和制造成本增加。

公开于此背景技术部分中的信息期望仅提供下文所述的用于本公开的各种实施例的内容，且因此此背景技术部分可包括不必为现有技术信息的信息(即本领域通常知识者已经知晓的信息)。因此，当前提出的发明人的工作在此背景技术部分中描述的程度上以及在提交时并未具有作为现有技术的资格的描述的方面既不明确地也不隐含地被认为针对本公开的现有技术。

发明内容

本发明实施例提供一种电阻值控制单元，适用于形成在一集成电路上的一神经网络。电阻值控制单元包括多个电阻、多个开关以及多个存储器单元。电阻耦接于神经网络的一第一节点和一第二节点之间。开关耦接于电阻，并配置以控制从第一节点流至第二节点的一电流。存储器单元被配置以产生一数字输出。开关是由数字输出所控制。

本发明实施例提供一种电阻值控制单元阵列。电阻值控制单元连接在神经网络的行线和列线之间。每一电阻值控制单元包括：至少一个电阻、至少一开关与至少一个存储器单元。电阻耦接在神经网络的两个节点之间。开关耦接至电阻，且被配置以控制在两个节点之间流动的电流。存储器单元被配置以产生数字输出。开关是由数字输出所控制。

本发明实施例提供一种操作电阻值控制单元的方法，包括：提供电阻值控制单元，其中电阻值控制单元包括耦接于一神经网络的第一节点与第二节点之间的至少一电阻、耦接于电阻的至少一开关以及至少一存储器单元。该方法更包括：从存储器单元读取出数字输出；根据数字输出，导通或关闭开关；根据被导通或关闭的开关，施加输入电压在第一节点，以致能从第一节点流至第二节点的电流；以及，在第二节点提供输出电压。

附图说明

图1A是显示根据本公开一些实施例所述的示范例神经网络。

图1B是显示根据本公开一些实施例所述的示范例神经网络，例如图1A的神经网络的一部分的详细图。

图2A是显示根据本公开一些实施例所述的神经网络中的示范例电阻值控制单元。

图2B是显示根据本公开一些实施例所述的在神经网络中另一个示范例电阻值控制单元。

图2C是显示根据本公开一些实施例所述的在神经网络中又一示范例电阻值控制单元。

图3是显示根据本公开一些实施例所述的在电阻值控制单元中的示例性电路。

图4A是显示根据本公开一些实施例所述的在集成电路中的栅极结构的示例性布局。

图4B是显示根据本公开一些实施例所述的形成在集成电路上的电阻值控制单元中形成电阻的栅极结构的示例性布局。