[发明专利]三维存储器及其形成方法

说明书

本公开提供的三维存储器的形成方法包括如下步骤：形成衬底、以及堆叠层，堆叠层包括交替堆叠的第一半导体层和第二半导体层，第二半导体层的厚度为D1，第一半导体层中包括多个沟道区域、以及沿第一方向分布于每一沟道区域的相对两侧的第一区域和第二区域，第一方向为平行于衬底的顶面的方向；形成分别暴露多个沟道区域的多个第一开口，且在沿第二方向上相邻的两个第一开口之间的间隙宽度为D2，D1D2，第二方向为平行于衬底的顶面、且与第一方向相交的方向；沿第一开口沉积导电层，导电层包括包覆沟道区域且沿第二方向填充相邻第一开口之间的间隙。本公开形成了水平字线结构，改善了三维存储器的电学性能。

技术领域

本公开涉及半导体制造技术领域，尤其涉及一种三维存储器及其形成方法。

背景技术

动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体装置，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。

随着DRAM等存储器结构的不断微缩，给三维存储器的制造工艺、以及制造量良率都带来了较大的挑战。例如，随着DRAM等存储器结构的尺寸微缩，竖直字线结构会导致存储器内部的电阻过高，影响存储器的电学性能。

因此，如何简化三维存储器的制造工艺，以提高三维存储器的良率，是当前亟待解决的技术问题。

发明内容

本公开一些实施例提供的三维存储器及其形成方法，用于简化三维存储器的制造工艺、提高三维存储器的良率。

根据一些实施例，本公开提供了一种三维存储器的形成方法，包括如下步骤：

形成衬底、以及位于所述衬底上的堆叠层，所述堆叠层包括沿垂直于所述衬底的顶面的方向交替堆叠的第一半导体层和第二半导体层，所述第二半导体层的厚度为D1，所述第一半导体层中包括多个沟道区域、以及沿第一方向分布于每一所述沟道区域的相对两侧的第一区域和第二区域，所述第一方向为平行于所述衬底的顶面的方向；

于所述堆叠层中形成分别暴露多个所述沟道区域的多个第一开口，且在沿第二方向上相邻的两个所述第一开口之间的间隙宽度为D2，D1D2，所述第二方向为平行于所述衬底的顶面、且与所述第一方向相交的方向；

采用原子层沉积工艺沿所述第一开口沉积导电层，所述导电层包括包覆所述沟道区域且沿所述第二方向填充相邻所述第一开口之间的间隙。

在一些实施例中，形成衬底、以及位于所述衬底上的堆叠层的具体步骤包括：

形成衬底；

交替沉积所述第一半导体层和所述第二半导体层于所述衬底表面，形成所述堆叠层；

刻蚀所述堆叠层，形成多个沿所述第二方向平行排布、其均沿垂直于所述衬底的顶面的方向贯穿所述堆叠层的隔离槽，所述隔离槽将每一个所述第一半导体层分隔为沿所述第二方向平行排布的多个有源区，每一所述有源区包括所述沟道区域、所述第一区域和所述第二区域；

填充第一绝缘材料于所述隔离槽内，形成隔离层。

在一些实施例中，于所述堆叠层中形成分别暴露多个所述沟道区域的多个第一开口之前，还包括如下步骤：

于所述第二半导体层中形成暴露所述第一区域的第二开口和暴露所述第二区域的第三开口；

形成填充所述第二开口和所述第三开口的填充层。

在一些实施例中，于所述第二半导体层中形成暴露所述第一区域的第二开口和暴露所述第二区域的第三开口的具体步骤包括：