[发明专利]一种处理器、多线程合并方法及电子设备

说明书

本申请涉及一种处理器、多线程合并方法及电子设备，属于计算机技术领域。该处理器包括N个分离处理单元和重联接处理单元；N个分离处理单元与N个线程组一一对应，每个所述分离处理单元，用于对对应的线程组内的线程进行合并，得到合并后的剩余线程，每个线程组中的线程数大于等于2；所述重联接处理单元，用于将所述N个分离处理单元中任意一个分离处理单元输出的剩余线程与剩余N‑1个分离处理单元输出的剩余线程进行线程合并，得到合并后的剩余线程。本申请易于流水线实现，能在较少比较逻辑电路的情况下，达到现有线程全比较合并方式所能实现的合并效果，从而减少了芯片的面积和功耗，有助于处理器频率提升，进而提高处理器性能。

技术领域

本申请属于计算机技术领域，具体涉及一种处理器、多线程合并方法及电子设备。

背景技术

当前SIMT（Single Instruction Multiple Thread，单指令多线程）处理器中，多个线程并行执行访存操作时，有可能存在并行的多个线程的访问地址指向同一块空间（这里的“一块空间”指内存子系统中的基本操作单元，通常为缓存行（Cache Line））中的不同数据或同一数据。针对这一现象通常会进行合并访存操作，以减少访存的次数，节省带宽和功耗。

当前常见的合并实现方式主要为对多线程进行全比较，将访问地址指向同一缓存行的线程进行合并。而全比较方式在线程较多情况下，需要较多比较逻辑电路，例如，16个线程的全比较需要120个比较逻辑电路，使得芯片的面积、功耗等均不理想。

发明内容

鉴于此，本申请的目的在于提供一种处理器、多线程合并方法及电子设备，以改善全比较方式需要较多比较逻辑电路，导致芯片的面积、功耗均不理想的问题。

本申请的实施例是这样实现的：

第一方面，本申请实施例提供了一种处理器，包括：N个分离处理单元、重联接处理单元；N个分离处理单元，与N个线程组一一对应，每个所述分离处理单元，用于对对应的线程组内的线程进行合并，得到合并后的剩余线程，N为大于等于2的正整数，每个线程组中的线程数大于等于2；重联接处理单元，与每个所述分离处理单元均连接，所述重联接处理单元，用于将所述N个分离处理单元中任意一个分离处理单元输出的剩余线程与剩余N-1个分离处理单元输出的剩余线程进行线程合并，得到合并后的剩余线程。本申请实施例中，通过利用N个分离处理单元对各自对应的线程组内的线程进行合并，之后，再利用重联接处理单元将N个分离处理单元中任意一个分离处理单元输出的剩余线程与剩余N-1个分离处理单元输出的剩余线程进行线程合并，这样可以显著减少线程合并所需的比较逻辑电路的数量，从而减少芯片的面积、功耗，其中，在线程合并时，需要使用比较逻辑电路来比较线程的访问对象是否指向同一对象，访问对象指向同一对象的线程可以合并；此外，通过合理划分处理逻辑，易于流水线实现，利于高频处理器的设计，有利于提高处理器的频率，进而提高处理器的性能。

结合第一方面实施例的一种可能的实施方式，若每个所述分离处理单元输出的线程数不为最大剩余线程数时，所述处理器还包括：临时存储单元和聚合处理单元；临时存储单元，用于临时存储线程；聚合处理单元，与所述重联接处理单元、所述临时存储单元均连接，所述聚合处理单元，用于将所述重联接处理单元输出的线程与临时存储单元中存储的线程进行合并，并将合并后的线程存储在所述临时存储单元中。本申请实施例中，若分离处理单元输出的线程数不为最大剩余线程数时，通过进一步增加临时存储单元和聚合处理单元，以此来消除不同分离处理单元多次输出之间的重复线程，以增强方案的灵活性，此外，由于分离处理单元输出的线程数不为最大剩余线程数，使得在分离处理单元内无需对线程进行全比较，从而还可以进一步减少线程合并所需要的比较逻辑电路的数量。以及通过划分三层处理逻辑，更易于流水线实现。