[发明专利]经编码的主机到DLA业务

说明书

设备及方法可与对主机与DLA之间的业务进行编码相关。主机与DLA之间的业务可利用自动编码器来进行编码。对主机与DLA之间的业务进行编码会改变所述业务的带宽。改变所述业务的所述带宽会阻止所述带宽与从其产生所述业务的输入之间的相关性。

技术领域

本公开大体上涉及存储器，且更特定来说，涉及与对主机与深度学习加速器(DLA)之间的业务进行编码相关联的设备及方法。

背景技术

存储器装置通常被提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性及非易失性存储器。易失性存储器可需要电力来维持其数据且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)等等。非易失性存储器可通过在未被供电时保留经存储数据来提供持久数据且可包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)及电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)及磁阻式随机存取存储器(MRAM)等等。

存储器还用作广泛范围的电子应用的易失性及非易失性数据存储装置，包含但不限于个人计算机、便携式存储棒、数码相机、蜂窝电话、便携式音乐播放器(例如MP3播放器)、电影播放器及其它电子装置。存储器单元可布置成阵列，其中所述阵列用于存储器装置中。

发明内容

一方面，本公开提供一种用于编码主机与深度学习加速器之间的业务的设备，其包括：存储器单元阵列；所述深度学习加速器(DLA)，其耦合到所述阵列；及控制器，其耦合到所述阵列及所述DLA，其中所述控制器经配置以：从所述主机接收经编码数据；将所述经编码数据存储在所述阵列中；且其中所述DLA经配置以：响应于从所述控制器接收到信号，从所述阵列存取所述经编码数据；利用自动编码器来对所述经编码数据进行解码，其中所述经编码数据由所述DLA实施的所述自动编码器的解码器解码以产生经解码数据且其中所述自动编码器的所述解码器被实施为人工神经网络(ANN)；及对所述经解码数据执行多个操作。

另一方面，本公开进一步提供一种用于编码主机与DLA之间的业务的方法，其包括：在存储器装置的所述深度学习加速器(DLA)处从所述主机接收指示包括用以配置人工神经网络(ANN)的超参数的第一数据的信令，其中所述ANN由所述DLA实施；在所述存储器装置的所述DLA处从所述主机接收经编码第二数据，其中所述第二数据由多个传感器产生且由所述主机实施的自动编码器的编码器编码；对所述经编码第二数据进行解码以产生经解码第二数据，其中所述解码包括利用所述自动编码器的解码器且其中所述解码器由所述DLA实施；利用所述ANN来处理所述经解码第二数据；及将所述ANN的经编码输出传输到所述主机。

又一方面，本公开进一步提供一种用于编码主机与DLA之间的业务的系统，其包括：所述主机；存储器装置，其包括深度学习加速器(DLA)及存储器单元阵列且其中所述DLA包括自动编码器的解码器及人工神经网络(ANN)；其中所述主机经配置以：对第一组数据进行编码以产生经编码数据，其中所述第一组数据由所述自动编码器的编码器编码，其中所述编码器由所述主机实施；及将所述经编码数据从所述主机提供到所述存储器装置的所述DLA以致使所述DLA利用所述ANN来处理对应于所述第一组数据的第二组数据；其中所述DLA经配置以：利用所述自动编码器的所述解码器来对所述经编码数据进行解码以产生对应于所述第一组数据的所述第二组数据；及利用所述ANN来处理所述第二组数据。

附图说明

图1是根据本公开的数个实施例的呈包含存储器装置的计算系统的形式的设备的框图。

图2说明根据本公开的数个实施例的自动编码器的框图。

图3A说明根据本公开的数个实施例的主机与DLA之间的业务的框图。

图3B说明根据本公开的数个实施例的主机与DLA之间的业务的框图。