[发明专利]单核以及多核访问寄存器数据的方法、处理器和系统

说明书

本申请提供了一种单核以及多核访问寄存器数据的方法、处理器和系统，该方法包括：确定第一目标寄存器的第一映射地址和第二映射地址，并确定与第一映射地址对应的第一逻辑功能和与第二映射地址对应的第二逻辑功能，第一逻辑功能为置一功能，第二逻辑功能为清零功能；获取并解析第一目标寄存器的修改指令，根据修改指令确定第一目标寄存器的修改位置和要实现的功能；根据修改位置和要实现的功能生成配置数据，以及根据要实现的功能、第一逻辑功能和第二逻辑功能，确定通过第一映射地址向第一逻辑电路发送配置数据或通过第二映射地址向第二逻辑电路发送配置数据。本申请较好地缓解了现有技术中对寄存器的数据进行修改的延迟较大的问题。

技术领域

本申请涉及寄存器领域，具体而言，涉及一种单核访问寄存器数据的方法、用于单核访问寄存器数据的处理器、用于单核访问寄存器数据的系统、多核访问寄存器的方法以及用于多核访问寄存器数据的系统。

背景技术

在通用的SoC（System On Chip，片上系统）芯片或者ASIC（Application SpecificIntegrated Circuit，专用集成电路）芯片中，当需要修改寄存器中的某几位的数据，需要执行至少一次读操作以及至少一次写操作。现在的芯片的总线系统设计均比较复杂，从CPU发出读写操作，到数据写入寄存器，或者从寄存器读回数据需要很大的latency（延迟），如几十甚至上百个cycle（周期），对于latency比较敏感的程序，这往往是不可接受的。

在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。

发明内容

本申请的主要目的在于提供一种单核访问寄存器数据的方法、用于单核访问寄存器数据的处理器、用于单核访问寄存器数据的系统、多核访问寄存器的方法以及用于多核访问寄存器数据的系统，以解决现有技术中对寄存器的数据进行修改的延迟较大的问题。

根据本发明实施例的一个方面，提供了一种单核访问寄存器数据的方法，包括：确定第一目标寄存器的第一映射地址和第二映射地址，并确定与所述第一映射地址对应的第一逻辑功能和与所述第二映射地址对应的第二逻辑功能，所述第一逻辑功能为置一功能，所述第二逻辑功能为清零功能；获取并解析所述第一目标寄存器的修改指令，根据所述修改指令确定所述第一目标寄存器的修改位置和要实现的功能；根据所述修改位置和所述要实现的功能生成配置数据，以及根据所述要实现的功能、所述第一逻辑功能和所述第二逻辑功能，确定通过所述第一映射地址向第一逻辑电路发送所述配置数据或通过所述第二映射地址向第二逻辑电路发送所述配置数据，以使得所述第一逻辑电路根据所述配置数据修改所述第一目标寄存器内的数据或使得所述第二逻辑电路根据所述配置数据修改所述第一目标寄存器内的数据，其中，所述第一逻辑电路实现所述第一逻辑功能，所述第二逻辑电路实现所述第二逻辑功能。

可选地，所述根据所述要实现的功能、所述第一逻辑功能和所述第二逻辑功能，确定通过所述第一映射地址向第一逻辑电路发送所述配置数据或通过所述第二映射地址向第二逻辑电路发送所述配置数据，以使得所述第一逻辑电路根据所述配置数据修改所述第一目标寄存器内的数据或使得所述第二逻辑电路根据所述配置数据修改所述第一目标寄存器内的数据包括：若所述要实现的功能与所述第一逻辑功能相同，则通过所述第一映射地址向所述第一逻辑电路发送所述配置数据，以使得所述第一逻辑电路根据所述配置数据生成第一写数据，并将所述第一写数据写入所述第一目标寄存器中；若所述要实现的功能与所述第二逻辑功能相同，则通过所述第二映射地址向所述第二逻辑电路发送所述配置数据，以使得所述第二逻辑电路根据所述配置数据生成第二写数据，并将所述第二写数据写入所述第一目标寄存器中。