[发明专利]基于忆阻器的存算一体时序同步计算单元及方法

说明书

本发明提供一种基于忆阻器的存算一体时序同步计算单元及方法，包括：第一MOS管、第二MOS管、第一、第二忆阻器、电阻以及电流源；第一、第二忆阻器分别输入第一、第二控制电压；第一MOS管的栅极接收开关信号，漏极接收输入的计算电压，源极与忆阻器连接；第二MOS管的栅极与忆阻器连接，源极与电流源的正极连接，漏极输出计算结果；电阻的一端与第二MOS管的栅极连接，另一端与电源负极连接；电流源的负极与电源负极连接；当计算电压以及忆阻器的阻性满足预设条件的情况下，通过第二MOS管M2输出存算一体时序同步的计算结果。本发明能够通过第一忆阻器和第二忆阻器进行同步的乘加计算，实现保证计算过程的并行性，从而提高计算的精确度。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种基于忆阻器的存算一体时序同步计算单元及方法。

背景技术

存算一体技术，旨在把传统以计算为中心的架构转变为以数据为中心的架构，其直接利用存储器进行数据处理，从而把数据存储与计算融合在同一个芯片当中，可以彻底消除冯诺依曼计算架构瓶颈，特别适用于深度学习神经网络这种大数据量大规模并行的应用场景。

当前主流的存算一体电路主要是基于忆阻器实现，忆阻器是一种非易失性器件，通过控制信号可以改变其阻值，高阻为“1”，低阻为“0”通过阻值的变化可以表示存储的数据。

当存算一体的计算速度越来越快的同时也要确保计算的并行性，如果有的计算单元计算速度比较快，有的单元计算速度比较慢，那有可能会影响电路的精确性和时序性，因此如何保证计算的并行性是需要解决的问题。

发明内容

本发明提供一种基于忆阻器的存算一体时序同步计算单元及方法，用以解决现有技术中存算一体电路计算并行性较差的缺陷，实现保证计算过程的并行性，从而提高计算的精确度。

本发明提供一种基于忆阻器的存算一体时序同步计算单元，包括：

第一MOS管M1、第二MOS管M2、相互连接的第一忆阻器RRAM1和第二忆阻器RRAM2、电阻以及电流源；

在设置的时钟信号为时钟下降沿的情况下，所述第一忆阻器RRAM1和第二忆阻器RRAM2分别输入第一控制电压和第二控制电压以呈现不同的阻性；

所述第一MOS管M1的栅极接收开关信号，漏极接收输入的计算电压，源极与所述第一忆阻器RRAM1的一端连接；

在设置的时钟信号为时钟上升沿的情况下，且计算电压大于第一MOS管M1的阈值电压，第一MOS管MI导通；

所述第二MOS管M2的栅极与所述第二忆阻器RRAM2的一端连接，源极与所述电流源的正极连接，漏极输出计算结果；

所述第一MOS管M2输出的计算电压进行分压得到节点电压，在节点电压大于第二MOS管M2的阈值电压的情况下，第二MOS管M2导通；

所述电阻的一端与第二MOS管M2的栅极连接，另一端与电源负极连接；所述电流源的负极与电源负极连接；

当第一MOS管M1接收所述开关信号后，基于所述计算电压以及第一忆阻器RRAM1和第二忆阻器RRAM2的阻性，通过第二MOS管M2输出存算一体时序同步的计算结果。

根据本发明提供的一种基于忆阻器的存算一体时序同步计算单元，所述第一MOS管M1和第二MOS管M2均为NMOS管。

根据本发明提供的一种基于忆阻器的存算一体时序同步计算单元，所述第一忆阻器RRAM1和第二忆阻器RRAM2相互并联或串联。

根据本发明提供的一种基于忆阻器的存算一体时序同步计算单元，所述第一忆阻器RRAM1和第二忆阻器RRAM2的电阻的阻性包括低阻态和高阻态；

其中，所述低阻态包括极低阻和低阻，所述高阻态包括高阻和极高阻。