[发明专利]液晶屏的图像放大方法、装置、设备、介质和显示器

说明书

本发明提供一种液晶屏的图像放大方法、装置、设备、介质和显示器，包括将待放大图像的第一时序基准参数与液晶屏的显示分辨率的第二时序基准参数进行比对换算得到时序换算参数；基于时序换算参数对待放大图像的行信号时序数据和场信号时序数据进行时序重构，并基于时序换算参数对待放大图像的行信号有效数据和场信号有效数据进行数据转换得到目标行信号有效数据和目标场信号有效数据；基于时序同步进行合成，并将合成后的数据传输至FPGA现场可编程门阵列端口以显示待放大图像对应的目标格式图像，由此仅通过进行时序重构和数据转换即可完成图像放大，实现将图像放大过程简单化进而有效节省FPGA芯片资源浪费。

技术领域

本发明涉及图像处理领域，尤其涉及一种液晶屏的图像放大方法、装置、设备、介质和显示器。

背景技术

现场可编程逻辑阵列(Field Programmable Gate Array，FPGA)芯片因通过加载不同的配置文件就能实现不同的功能，而具有软件的灵活性，又具备硬件的高性能。因此，FPGA芯片在高端应用中越来越受青睐，例如在图像处理领域，当在FPGA驱动3840*2160分辨率液晶屏时，输入的视频图像的分辨率如果也是3840*2160，则不需要进行放大就可以通过FPGA驱动液晶屏进行视频播放，但当输入的视频图像的分辨率不是3840*2160时，则需要对视频图像进行放大操作，使其视频图像的分辨率放大成3840*2160，则才能够通过FPGA驱动液晶屏进行视频播放。

目前传统的方法都是通过新增一个放大模块来进行图像的放大操作，此种方式虽然处理之后的图像像素质量很好，但是由于过程繁琐且在处理过程中会占用FPGA芯片过多处理线程，加重了FPGA芯片的负担，进而会导致FPGA芯片资源浪费。

发明内容

本发明提供一种液晶屏的图像放大方法、装置、设备、介质和显示器，用以解决现有技术中图像放大过程时会占用FPGA芯片过多处理线程，进而会导致FPGA芯片资源浪费，实现将图像放大过程简单化，进而有效节省FPGA芯片资源浪费。

本发明提供一种液晶屏的图像放大方法，包括：

将待放大图像的第一时序基准参数与液晶屏的显示分辨率的第二时序基准参数进行比对换算，得到时序换算参数；

基于所述时序换算参数对待放大图像的行信号时序数据和场信号时序数据进行时序重构，并基于所述时序换算参数对待放大图像的行信号有效数据和场信号有效数据进行数据转换，得到目标行信号有效数据和目标场信号有效数据；

基于时序同步对重构后的行信号时序数据、重构后的场信号时序数据、所述目标行信号有效数据和所述目标场信号有效数据进行合成，并将合成后的数据传输至FPGA现场可编程门阵列端口，以通过FPGA现场可编程门阵列端口将所述待放大图像对应的目标格式图像数据传输至显示器进行显示。

根据本发明提供的一种液晶屏的图像放大方法，所述待放大图像的行信号时序数据包括行同步信号、行信号有效数据的使能信号和行信号时钟信号，所述场信号时序数据包括场同步信号、场信号有效数据的使能信号和场信号时钟信号；

所述基于所述时序换算参数对待放大图像的行信号时序数据和场信号时序数据进行时序重构，具体包括：

在所述时序换算参数为行信号缩小至原来的一半的情况下，将所述行信号有效数据的使能信号中的脉冲信号宽度缩小至原来的一半，以使所述行信号有效数据的使能信号对应的数据包的数据量缩小至原来的一半；

在所述时序换算参数为场信号扩大至原来的一倍的情况下，将所述场信号有效数据的使能信号中的脉冲信号宽度扩大至原来的一倍，以使所述场信号有效数据的使能信号对应的数据包的数据量扩大至原来的一倍。

根据本发明提供的一种液晶屏的图像放大方法，所述基于所述时序换算参数对待放大图像的行信号时序和场信号时序进行时序重构，还包括：

控制所述行信号时钟信号和所述场信号时钟信号不变。