[发明专利]高抗浪涌电流能力的集成栅控二极管的碳化硅MOSFET

权利要求书

1.一种高抗浪涌电流能力的集成栅控二极管的碳化硅MOSFET，其特征在于：包括背面金属（1）、第一N型碳化硅衬底（21）、第二N型碳化硅衬底（22）、第一P型背面注入（31）、第二P型背面注入（32）、N型碳化硅外延（4）、第一P型源区注入（51）、第二P型源区注入（52）、第一N型源区注入（61）、第二N型源区注入（62）、第三N型源区注入（63）、第一P型井区（71）、第二P型井区（72）、第三P型井区（73）、第一P型埋层（81）、第二P型埋层（82）、第一N型导流层（91）、第二N型导流层（92）、N型JFET注入区（10）、第一栅氧化层（111）、第二栅氧化层（112）、第三栅氧化层（113）、第一多晶硅（121）、第二多晶硅（122）、第三多晶硅（123）、第一层间介质（131）、第二层间介质（132）、正面金属（14）；

所述第二N型碳化硅衬底（22）与所述背面金属（1）左上方相接；所述第二P型背面注入（32）与所述第二N型碳化硅衬底（22）右侧相接；所述第一N型碳化硅衬底（21）与所述第二P型背面注入（32）右侧相接；所述第一P型背面注入（31）与所述第一N型碳化硅衬底（21）右侧相接；所述N型碳化硅外延（4）与所述第一P型背面注入（31）、第一N型碳化硅衬底（21）、第二P型背面注入（32）、第二N型碳化硅衬底（22）的上方相接；所述第一P型源区注入（51）位于所述N型碳化硅外延（4）内部右上方；所述第一N型源区注入（61）与所述第一P型源区注入（51）的左侧面相接；所述第一P型井区（71）与所述第一P型源区注入（51）的左侧面相接且第一N型源区注入（61）与第一P型井区（71）的上表面相接；所述第一P型埋层（81）与所述第一P型井区（71）的左侧相接；第一N型导流层（91）与第一P型埋层（81）、第一P型井区（71）的上表面相接；所述第一N型导流层（91）与所述第一N型源区注入（61）左侧相接；所述N型JFET注入区（10）位于所述N型碳化硅外延（4）的内部左上方；所述第三P型井区（73）与所述N型JFET注入区（10）右侧相接；所述第三N型源区注入（63）位于所述第三P型井区（73）的内部右上方；所述第二P型源区注入（52）与所述第三P型井区（73）、第三N型源区注入（63）的右侧相接；所述第二N型源区注入（62）与所述第二P型源区注入（52）的右侧面相接；所述第二P型井区（72）与所述第二P型源区注入（52）的右侧面相接且第二N型源区注入（62）与第二P型井区（72）的上表面相接；所述第二N型导流层（92）与所述第二P型井区（72）的右侧面相接；所述第二P型埋层（82）与所述第二P型井区（72）的右侧面相接且第二N型导流层（92）与第二P型埋层（82）的上表面相接；所述第一栅氧化层（111）与所述第一N型导流层（91）、第一N型源区注入（61）的上方相接；所述第二栅氧化层（112）与所述第二N型源区注入（62）、第二P型井区（72）、第二N型导流层（92）的上方相接；所述第三栅氧化层（113）与所述N型JFET注入区（10）、第三P型井区（73）、第三N型源区注入（63）上方相接；所述第一多晶硅（121）与所述第一栅氧化层（111）上方相接；所述第二多晶硅（122）与所述第二栅氧化层（112）上方相接；所述第三多晶硅（123）与所述第三栅氧化层（113）上方相接；所述第一层间介质（131）与所述第二N型源区注入（62）、第二多晶硅（122）、第二N型导流层（92）、N型碳化硅外延（4）、第一N型导流层（91）、第一多晶硅（121）上方相接；所述第二层间介质（132）与所述第三多晶硅（123）、第三N型源区注入（63）的上方相接；所述正面金属（14）与所述第二层间介质（132）、第二P型源区注入（52）、所述第一层间介质（131）、第一N型源区注入（61）、第一P型源区注入（51）上方相接。

2.根据权利要求1所述的一种高抗浪涌电流能力的集成栅控二极管的碳化硅MOSFET，其特征在于：所述第一P型背面注入（31）的掺杂浓度范围为1.0E18cm^-3~1.0E22cm^-3，且其掺杂浓度应高于所述N型碳化硅外延（4）。