[发明专利]一种低功耗的湿度传感器接口电路在审
| 申请号: | 202210415836.2 | 申请日: | 2022-04-20 |
| 公开(公告)号: | CN114744996A | 公开(公告)日: | 2022-07-12 |
| 发明(设计)人: | 吴梦维;邱雷 | 申请(专利权)人: | 同济大学 |
| 主分类号: | H03K19/0175 | 分类号: | H03K19/0175;G01N27/04 |
| 代理公司: | 上海科律专利代理事务所(特殊普通合伙) 31290 | 代理人: | 叶凤 |
| 地址: | 200092 *** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 功耗 湿度 传感器 接口 电路 | ||
1.一种低功耗的湿度传感器接口电路,其特征在于,包括:
放大器,用于对输入参考信号进行放大处理,输出端与正向输入端连接形成反馈结构,钳制参考电压信号;和
湿敏元件接口单元,所述湿敏元件接口单元的输入端与所述放大器的输出端耦合,且所述湿敏元件接口单元的输出端与片外湿度敏感元件耦合,用于检测所述片外湿度敏感元件数值的变化,并基于参考电压信号进行钳制处理,以获得对应的反馈信号,并将所述反馈信号输出至所述放大器中,使所述放大器根据所述反馈信号调整输出信号,将敏感器件的电阻值变化转换为满足后端电路可处理量程的电压信号稳定输出;和
数据转换逻辑单元,所述数据转换逻辑单元的输入端与湿敏元件接口单元的输出端耦合,输出端直接输出转换好的数字信号,其内部结构采用逐次逼近型模数转换器的电路拓扑单元;和
时钟控制单元,所述时钟控制单元的输入端连接片外输入的时钟信号,输出端连接湿敏元件接口单元和数据转换逻辑单元,为芯片系统内部电路提供控制开启和关断的时序逻辑。
2.根据权利要求1所述的低功耗的湿度传感器接口电路,其特征在于,所述放大器电路包括具有差分输入单端输出的折叠式共源共栅结构的放大器和双工作模式的偏置电路。
3.根据权利要求1所述的低功耗的湿度传感器接口电路,其特征在于,所述湿敏元件接口单元将放大器反相输入端的参考电压钳制在输出端,将所述湿敏元件接口单元的输出端耦合的湿度敏感电阻和采样电阻的电阻值转化,获得与湿度值结果相关的电压敏感信号。
4.根据权利要求1所述的的低功耗的湿度传感器接口电路,其特征在于,所述数据转换逻辑单元电路采用经典的逐次逼近型模数转换器结构,将所述湿度接口单元传递进来的湿度值相关的模拟信号转化为数字码输出。
5.根据权利要求1所述的低功耗的湿度传感器接口电路,其特征在于,所述时钟控制单元包括第一时钟信号、第二时钟信号、第三时钟信号、第四时钟信号和第五时钟信号,其中所述第二时钟信号、第三时钟信号、第四时钟信号和第五时钟信号的时钟频率均相同;其中,所述第一时钟信号频率2KHz由片外提供,所述第二时钟信号由所述第一时钟信号经二分频网络得到,所述第三时钟信号是所述第二时钟信号经由延迟网络得到,所述第四时钟信号和所述第三时钟信号的相位相反,所述第五时钟信号是所述第四时钟信号经由延迟网络得到,所述第六时钟信号和所述第五时钟信号的相位相反。
6.根据权利要求2所述的低功耗的湿度传感器接口电路,其特征在于,所述放大器电路结构为N型MOS管差分对输入单端输出的折叠共源共栅结构,所述放大器电路包括第一电阻,第二电阻、第一传输门开关、第二传输门开关、P型MOS管导通开关、N型MOS管导通开关、第一和第二N型MOS放大管、第一到第九N型MOS镜像管和第一到第六P型MOS镜像管;所述第一传输门开关的第一端连接所述第一电阻的末端连接,所述第一传输门开关的第二端与N型MOS管导通开关的漏极相连,所述N型MOS管导通开关的源级与VSS相连;所述第二传输门开关的第一端与所述第二电阻的上端连接,所述第二传输门开关的第二端与P型MOS管导通开关的漏极相连;所述P型MOS管导通开关的源级与VDD相连;所述第一传输门的P型MOS管的栅极连接接通第五时钟信号,所述第一传输门的N型MOS管的栅极连接接通第六时钟信号;所述第二传输门的P型MOS管的栅极连接接通第五时钟信号,所述第二传输门的N型MOS管的栅极连接第六时钟信号;所述N型MOS管导通开关的栅极连接第五时钟信号,所述P型MOS管导通开关的栅极连接第六时钟信号。
7.根据权利要求3所述的低功耗的湿度传感器接口电路,其特征在于,所述湿度敏感元件的采样电阻最优值选取为32千欧姆;所述湿敏元件接口单元包括上拉导通P型MOS管、密勒补偿电容、负载电容、负载电阻、采样电阻、反相器、第一P型MOS管和第二P型MOS管;
所述P型MOS管的栅极与所述上拉导通P型MOS管的漏极连接,所述上拉导通P型MOS管的源极与所述P型MOS管的源极连接共同接到VDD;所述密勒补偿电容与所述P型MOS栅极和漏极相连;所述负载电阻的两端与P型MOS漏极和VSS相连;所述反相器的输入端连接所述放大器的正相输入端,所述反相器的输出端连接片外PAD点和负载电容;所述敏元件接口单元的输出端连接于所述PAD点和所述采样电阻之间。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于同济大学,未经同济大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210415836.2/1.html,转载请声明来源钻瓜专利网。





