[发明专利]一种网络时间服务器

权利要求书

1.一种网络时间服务器，其特征在于，包括FPGA、ARM处理器、恒温晶振模块、网络模块、输出模块和GPS/BD2接收机；

所述GPS/BD2接收机、恒温晶振模块、网络模块均通过FPGA接入ARM处理器；

所述FPGA包括GPS时间输入端、时间输出端以及用于对输入时间进行校正的校时功能模块；

所述恒温晶振模块以及GPS时间输入端分别接入校时功能模块，所述校时功能模块通过时间输出端接入网络模块、输出模块和ARM处理器。

2.根据权利要求1所述的一种网络时间服务器,其特征在于，还包括CAN通讯接口，所述ARM处理器通过CAN通讯接口连接有显示按键单元。

3.根据权利要求1所述的一种网络时间服务器,其特征在于，所述恒温晶振模块的精度为0.01ppm。

4.一种根据权利要求1-3任一项所述的网络时间服务器的时间提供方法,其特征在于，所述方法包括以下步骤：

步骤一：服务器通电，由ARM处理器箱FPGA提供初始时间，并且开始计时；

步骤二：对GPS时间输入端是否收到GPS时间进行判断；

若否，则按照步骤一的方式计时；

若是，则进行步骤三；

步骤三：由恒温晶振模块判断GPS时间是否有效进行判断；

若有效，则由FPGA根据自身时间与GPS时间的快慢进行校时；

若无效，则不进行校时，继续执行步骤三，直至GPS时间有效；

步骤四：通过FPGA将进行校时后的时间发送至输出模块、ARM处理器和网络模块。

5.根据权利要求4所述的一种网络时间服务器的时间提供方法,其特征在于，所述GPS时间包括时间信息和秒脉冲；

所述秒脉冲一直为低，且为高时有效，所述秒脉冲的下降沿发送时间信息。

6.根据权利要求4所述的一种网络时间服务器的时间提供方法,其特征在于，步骤三中恒温晶振模块判断GPS时间是否有效的具体步骤如下：

S1：恒温晶振模块接收GPS时间；

S2：根据GPS时间的帧格式，对数据帧进行解析，去掉帧中的开始位、检验位以及停止位，把有效数据存储到固定的寄存器中，由FPGA从存储有有效数据的寄存器中读取有效时间；

S3：由恒温晶振模块对相邻两次GPS时间的秒脉冲间隔中的误差进行周期计算；

若恒温晶振模块的周期计算的误差超过10次，则GPS时间无效；

若恒温晶振模块的周期计算的误差不高于10次，则GPS时间有效。

7.根据权利要求6所述的一种网络时间服务器的时间提供方法,其特征在于，步骤三中FPGA进行校时的具体步骤如下：

Q1：获取FPGA内部校时功能模块的时间与接收到的GPS时间中有效时间的差值；

Q2：若FPGA内部校时功能模块的时间比GPS时间中有效时间慢，则逐步加快FPGA内部校时功能模块的时间，直至FPGA内部校时功能模块的时间与FPGA时间中有效时间一致；

若FPGA内部校时功能模块的时间比GPS时间中有效时间快，则逐步减缓FPGA内部校时功能模块的时间，直至FPGA内部校时功能模块的时间与GPS时间中的有效时间一致。