[发明专利]一种多通道PTP时戳提取方法和系统

说明书

本发明公开了一种多通道PTP时戳提取方法和系统，方法包括：将各通道的数据写入各自对应的相位纠偏FIFO中，对各个通道分别进行帧定位，在帧定位过程中记录所述各个通道的帧定位信号和比特滑动数据，得到所述各个通道的比特滑动数据的PTP时戳补偿值；选取所述各个通道间的起始通道，从所述起始通道记录所述各个通道的所述帧定位信号到达的顺序，选取最后出现所述帧定位信号对应的通道作为最大延迟通道；提取所述最大延迟通道的PTP时戳值，将所述最大延迟通道的比特滑动数据的PTP时戳补偿值与所述最大延迟通道的PTP时戳值相加，得到所述各个通道的PTP时戳提取值。通过对提取的通道时戳进行相应的定帧比特滑动的时戳补偿，提高通道时戳恢复精度。

技术领域

本发明属于网络通信技术领域，更具体地，涉及一种多通道PTP时戳提取方法和系统。

背景技术

5G的SPN/MTN/OTN/OSU承载接口均要求支持精确时间同步协议(precision timeprotocol，PTP)。随着线路速率的不断提升，需要支持PTP的接口带宽也越来越高，以前通道(lane)的接口速率已不足以支撑PTP协议功能的部署，需要在多条通道的端口部署PTP协议功能。在多条通道端口应用PTP报文测量两网络节点之间的延时时，对于发送方向，PTP协议要求同一端口的多条通道一定要对齐发送，即同一端口的多条通道同一拍的多个PTP报文发送的时戳值相同。在接收方向，由于传输环境的影响，多条通道无法保证延时一致，需要把多条通道接收PTP报文的时戳值补偿对齐到同一基准通道上，当前协议定义的基准通道为最大延迟的通道。

传统PTP时戳提取一般在framer成帧层或数据链路层，由于缓存和纠偏电路的影响，会引入较大的时戳抖动，不能满足5G高精度PTP时戳提取要求。

传统判断最大延迟通道的方法是采用软件或硬件方法比较通道通道间纠偏FIFO的水线值大小，需要存储水线值并上报UPI，实时性差，资源消耗多。并且由于水线值有一定的抖动，当多条通道延时接近时，存在判断准确性问题。

鉴于此，克服该现有技术所存在的缺陷是本技术领域亟待解决的问题。

发明内容

针对现有技术的以上缺陷或改进需求，本发明提供了一种物理层最大延迟通道检测方法和系统，其目的在于通过多条通道中检测出最大延时通道和帧定位产生的比特滑动数据，将最大延迟通道定帧的比特滑动数据PTP时戳补偿值与最大延迟通道的PTP时戳值相加，得到各个通道的PTP时戳值，由此解决目前高速接口多通道传输时戳精度提取低的技术问题。

为实现上述目的，按照本发明的一个方面，提供了一种多通道PTP时戳提取方法，包括：将各通道的数据写入各自对应的相位纠偏FIFO中，对各个通道分别进行帧定位，在帧定位过程中记录所述各个通道的帧定位信号和比特滑动数据，得到所述各个通道的比特滑动数据的PTP时戳补偿值；选取所述各个通道间的起始通道，从所述起始通道记录所述各个通道的所述帧定位信号到达的顺序，选取最后出现所述帧定位信号对应的通道作为最大延迟通道；提取所述最大延迟通道的PTP时戳值，将所述最大延迟通道的比特滑动数据的PTP时戳补偿值与所述最大延迟通道的PTP时戳值相加，得到所述各个通道的PTP时戳提取值。

优选的，将各通道的数据写入各自对应的相位纠偏FIFO中，具体方法包括：将所述各个通道的FIFO读写地址初始化；在所述各个通道的FIFO写侧启动所述各个通道的写操作；在所述各个通道的FIFO读侧预设读控制阈值，若所述各个通道中的FIFO读写地址差同时大于或等于所述读控制阈值时，启动所述各个通道的读操作，否则停止所述各个通道的读操作。

优选的，对各个通道分别进行帧定位，在帧定位过程中记录所述各个通道的比特滑动数据，得到所述各个通道的比特滑动数据的PTP时戳补偿值，具体方法包括：在帧定位过程中标记所述帧定位信号的位置；记录所述各个通道在帧定位过程中产生的比特滑动数据，所述比特滑动数据为所述帧定位信号的位置与最高比特位之间的差值。