[发明专利]用于压缩数据保护的打包的纠错码（ECC）

说明书

公开了用于压缩数据保护的打包的纠错码(ECC)。打包的纠错码(ECC)技术适时地将ECC校验位嵌入压缩数据。当被压缩时，数据以更少的位被编码并且因此与未压缩的数据相比，当被存储或传输时被分段。ECC校验位可以在“源”点上与压缩数据一起被打包。校验位与压缩数据一起被传输，并且在源和“目的地”之间的任何“中间”点处，校验位可用于检测和纠正压缩数据中的错误。与常规系统相比，打包的ECC使得能够对处理器内部和外部的充分压缩的数据进行端到端覆盖。虽然存储电路通常由结构特定的ECC保护，但保护也有利于数据，因为它在处理和/或存储单元之间传输。

背景技术

提供了结构特定的纠错码(ECC)，用于检测和纠正存储器设备内的错误，但ECC在外部不可用。现代存储器设备的广泛接口排除了在存储器设备和处理器之间使用专用的ECC芯片。因此，处理器使用地址映射提供ECC支持，以分割存储器的专用部分来存储ECC代码-称为“嵌入式”或“内联”ECC。常规的内联ECC的缺点在于，许多数据访问还需要单独的ECC访问，与只访问数据相比，这增加了存储器带宽的使用和功耗。具有解决这些问题和/或与现有技术相关联的其他问题的需要。

发明内容

本公开的实施例涉及用于压缩数据保护的打包的纠错码。系统和方法公开了在“源”点处与压缩数据一起适时地打包ECC校验位。校验位与压缩数据一起传输，并且在源和“目的地”之间的任何“中间”点处，校验位可用于检测和纠正压缩数据中的错误。与如上所描述的常规系统相比，打包的ECC使得能够在处理器内部和外部对充分压缩的数据进行端到端覆盖。虽然存储电路通常由结构特定的ECC保护，但保护也有利于数据，因为它在处理和/或存储单元之间传输。特别地，期望为交叉开关结构提供保护。

公开了一种用于压缩数据保护的打包的纠错码的方法、计算机可读介质和系统。在一个实施例中，在处理器内处理压缩数据以计算纠错码校验位，并确定存储压缩数据和校验位的组合所需的固定大小的存储单元的数量。在一个实施例中，固定大小的存储单元的数量是可以容纳所有压缩数据和校验位的最小数量。在一个实施例中，压缩数据和校验位被组合成用于在处理器内传输或传输到处理器外部的附加设备的数量。在一个实施例中，将该组合传输到处理器内的存储资源，并且基于校验位，确定压缩数据是否被损坏。将组合存储在存储资源中，并且，当压缩数据被损坏时，在组合被存储之前或之后使用校验位纠正压缩数据。

附图说明

下面参照附图详细描述使用打包的ECC保护压缩数据的本系统和方法，其中：

图1A示出了适用于实现本公开的一些实施例的示例ECC和压缩数据打包逻辑的框图。

图1B示出了适用于实现本公开的一些实施例的打包的ECC校验位和压缩数据的格式。

图1C示出了适用于实现本公开的一些实施例的打包的ECC校验位和压缩数据的交错格式。

图1D示出了根据本公开的一些实施例的当支持三种打包的压缩状态时的打包成功率图。

图1E示出了适用于实现本公开的一些实施例的用于打包ECC校验位以用于压缩数据保护的方法的流程图。

图2A示出了适用于实现本公开的一些实施例的各种打包格式的失败率图。

图2B示出了适用于实现本公开的一些实施例的示例ECC和压缩数据纠正逻辑的框图。

图2C示出了用于实现本公开的一些实施例的示例系统的框图。

图2D示出了适用于实现本公开的一些实施例的用于打包ECC校验位以用于压缩数据保护的方法的另一流程图。

图3示出了适用于实现本公开的一些实施例的示例并行处理单元。

图4A示出了适用于实现本公开的一些实施例的图3的并行处理单元内的示例通用处理集群。

图4B示出了适用于实现本公开的一些实施例的图3的并行处理单元的示例存储器分区单元。