[发明专利]三维扇出型封装结构及其制作方法

说明书

一种三维扇出型封装结构及其制作方法，涉及半导体封装技术领域。该三维扇出型封装结构包括具有第一表面和第二表面的功能芯片，第一表面上具有芯片焊盘，芯片焊盘上设置有第一金属柱；围设于功能芯片的外周的多个第二金属柱，第二金属柱与第一金属柱电连接；包覆功能芯片、第一金属柱和第二金属柱的塑封体；设于塑封体一侧且与第二金属柱电连接的第一重布线层，第一重布线层上设有多个呈矩阵排布的打线焊盘；设于塑封体另一侧且与第二金属柱电连接的第二重布线层，第二重布线层上设有多个呈矩阵排布的第一锡球。该三维扇出型封装结构能够提高单位面积的讯号连接点密度。

技术领域

本发明涉及半导体封装技术领域，具体而言，涉及一种三维扇出型封装结构及其制作方法。

背景技术

半导体工业通过持续减小最小特征尺寸来继续提高各种各样电子元件的整合密度，使得在给定的面积下可以集成更多的电子元件。目前，最先进的封装解决方案包括晶圆级芯片尺寸封装、扇出型晶圆级封装倒装芯片以及堆叠型封装等等。

传统的扇出型晶圆级封装(Fan-out wafer level packaging，FOWLP)，是对晶圆级芯片尺寸封装技术的补充，通过再构圆片的方式将芯片讯号接点端口引出，在重构的塑封体上形成焊球或凸点终端数组，在一定范围内可替代传统的引线键和焊球数组封装或倒装芯片焊球数组封装(500讯号接点数)封装结构，特别适用于蓬勃发展的便携式消费电子领域。然而，传统的扇出封装通常是在平面上进行展开，当产品需要有较多的讯号连接点位时，平面的展开会导致整体的封装面积过大，在重构圆片上所能乘载的芯片数量也随之降低；而过大的封装面积，在后续切割成为单颗芯片时，单颗芯片也容易受翘曲的影响而导致在后续和基板连接时产生异常。

发明内容

本发明的目的在于提供一种三维扇出型封装结构及其制作方法，其能够在不增加封装面积的前提下提高单位面积的讯号连接点密度。

本发明的实施例是这样实现的：

本发明的一方面，提供一种三维扇出型封装结构，该三维扇出型封装结构包括：功能芯片，具有相对的第一表面和第二表面，第一表面上具有芯片焊盘，芯片焊盘上设置有第一金属柱；多个第二金属柱，围设于功能芯片的外周，且第二金属柱与第一金属柱电连接；塑封体，包覆功能芯片、第一金属柱和第二金属柱；设于塑封体一侧的第一重布线层，第一重布线层与第二金属柱电连接，且第一重布线层上设有多个呈矩阵排布的打线焊盘；设于塑封体另一侧的第二重布线层，第二重布线层与第二金属柱电连接，且第二重布线层上设有多个呈矩阵排布的第一锡球。该三维扇出型封装结构能够在不增加封装面积的前提下提高单位面积的讯号连接点密度。

可选地，第一金属柱的高度和功能芯片的高度之和小于第二金属柱的高度。

可选地，三维扇出型封装结构还包括位于功能芯片和第一金属柱之间的第一钝化层，且第一金属柱穿过第一钝化层与功能芯片的芯片焊盘电连接。

可选地，三维扇出型封装结构还包括位于塑封体和打线焊盘之间的第二钝化层，第一重布线层位于第二钝化层内，且打线焊盘穿过第二钝化层与第一重布线层电连接。

可选地，三维扇出型封装结构还包括位于塑封体和第一锡球之间的第三钝化层，第二重布线层位于第三钝化层内，且第一锡球穿过第三钝化层与第二重布线层电连接。

可选地，三维扇出型封装结构还包括基板，塑封体通过第一锡球封装在基板上，基板上设有讯号连接点，一部分讯号连接点与第一锡球电连接、另一部分讯号连接点通过打线方式与打线焊盘电连接。

可选地，三维扇出型封装结构还包括设于基板背离塑封体一侧的第二锡球。

可选地，第一金属柱的材料为Cu、Ni、Sn、Ag、Au、Al、Fe、Pb、Pt、Pd中的任意一种或至少两种金属形成的合金。

可选地，第二金属柱的材料为Cu、Ni、Sn、Ag、Au、Al、Fe、Pb、Pt、Pd中的任意一种或至少两种金属形成的合金。