[发明专利]对片上缓存友好的维度变换装置及神经网络处理器

权利要求书

1.一种对片上缓存友好的维度变换装置，包括控制模块、由多个存储块构成的数据缓存模块、写入控制模块和读出控制模块，其中：

所述控制模块被配置为在接收待处理的数据搬运指令的同时获取与该指令相关的配置信息，所述配置信息至少包括输入数据和输出数据的基地址信息、输入数据和输出数据的维度信息、输入数据和输出数据各维度的数据大小和数据步长；

所述控制模块被配置为利用收到的所述配置信息生成相应输入地址，以按照输出数据维度从低维到高维的顺序读取相应数据；

所述写入控制模块被配置为将来自外部存储单元的输入数据写入至所述数据缓存模块中；

所述读出控制模块被配置为根据所述控制模块的指示从所述数据缓存模块中读取数据并进行输出。

2.根据权利要求1所述的装置，其中所述数据缓存模块中每个存储块为片上随机存取存储器，所述存储块的数量至少应满足能够整除预设的输入数据的位宽和输出数据的位宽，其中所述输入数据的位宽与所述输出数据的位宽相同。

3.根据权利要求1所述的装置，其中所述装置包括多个输出通道，所述输出通道的数量至少应满足能整除预设的所述输入数据的位宽和所述输出数据的位宽。

4.根据权利要求3所述的装置，其中每个所述输出通道对应一个输出地址，每个所述输出通道内的数据是连续的，以及其中每个所述存储块的深度至少等于或大于每个所述输出通道的数据位宽与单个数据的位宽的比值。

5.根据权利要求1所述的装置，其中所述输入数据和输出数据的各维度数据按照从低维至高维依次线性排列存储，所述输入地址是根据所述输入数据的基地址信息、各维度数据大小信息、各维度数据步长信息以及各维度的输入计数器的计数值计算得到的。

6.根据权利要求5所述的装置，所述控制模块还被配置为在检测到输入数据维度和输出数据维度的最低维度发生变化时，调整输入计数器以按照输出数据维度从低维到高维顺序读取数据，包括：

每笔输入数据请求后，输出数据对应的最低维度的输入计数器增加1；当输出数据的最低维度对应的输入计数器的计数值达到该维度的数据大小时，将该维度的输入计数器清零并向其在输出数据维度中的上一级维度的输入计数器进位；如果该上一级维度为输入数据维度的最低维度，则进位数为单次输入的数据量，否则进位数为1；重复上述过程，直到所有数据被读取完。

7.根据权利要求1所述的装置，其中所述写入控制模块还被配置为：

在输入数据维度和输出数据维度没有发生变化时，或在输入数据和输出数据的最低维度没有发生变化时，对每次收到的输入数据进行计数，并根据当前计数值对所述数据缓存模块中每个存储块的深度求模来生成对于各个所述存储块的写地址，并据此将当前收到的输入数据写入到所述数据缓存模块的各个存储块中。

8.根据权利要求1所述的装置，其中所述写入控制模块还被配置为：

在输入数据维度和输出数据维度的最低维度发生变化时，对每次收到的输入数据数据进行计数；

对当前收到的输入数据进行比特循环右移操作，右移位数为当前的计数值乘以B/N，其中N为数据缓存模块中存储块的数量，B为输入数据的位宽；

根据当前计数值对所述数据缓存模块中每个存储块的深度求模来生成对于各个所述存储块的写地址，并据此将处理后的数据写入到数据缓存模块的各个存储块中。

9.根据权利要求3所述的装置，其中所述读出控制模块还被配置为在输入数据维度和输出数据维度的最低维度发生变化时，根据所述控制模块的指示按如下公式产生对于所述数据缓存模块中各个存储块的读地址：

read_address[i]＝(i+read_cnt)％(B/M/b),i∈[0,N)

其中read_cnt表示对读出的数据量的计数，是一个从0开始的计数值；B为输出数据的位宽、M为输出通道的数量、b为单个数据的比特数、i为从0开始的整数，N为存储块的数量。

10.一种用于神经网络的处理器，包括根据权利要求1-9中任一项所述的维度变换装置，其用于进行处理器的片上缓存与片外存储器之间的数据传递。