[发明专利]一种以太网芯片的数模混合仿真方法及系统

说明书

本发明实施例提供了一种以太网芯片的数模混合仿真方法及系统，通过构建仿真验证平台形成仿真验证框架，并将模拟模型集成至仿真验证平台中，依次调用第一行为模型和第二行为模型实现数模混合仿真验证，不仅能够有效检查数模接口以及数模之间的连接，还能在软硬件协同工作的基础上覆盖数字电路和模拟电路部分的配合交互，快速有效地帮助发现芯片设计上存在的问题，确认数模混合芯片整体设计是否满足要求。

技术领域

本发明实施例涉及芯片仿真验证技术领域，具体涉及一种以太网芯片的数模混合仿真方法及系统。

背景技术

当下以太网已成为现代高性能计算数据中心服务器间通信的事实标准，随着高性能计算不断增加的带宽需求演进，以太网互连和物理层（Physical Layer，PHY）技术也在不断更新变革。以太网数据帧通过各种通道和介质类型在多个服务器单元之间传输，以太网系统中完整的媒体接入控制器（Media Access Control，MAC）和物理层（Physical Layer，PHY）方案则可以缩短设计周期时间并提供差异化的性能，这些部件对于系统芯片性能起到十分重要的作用。

从硬件上来说，MAC模块为纯数字电路，而PHY模块都是模数混合电路，负责接收电、光这类模拟信号，经过解调和A/D转换后通过MII接口（介质独立接口）将信号交给MAC进行处理。整体而言，必然包含了数模混合信号SOC的设计和应用，进而才能实现完整的系统功能。

然而在这样的SOC（System on Chip，系统级芯片）数模混合设计中依然存在的一些问题和挑战，其中，最大的困难在于如何进行快速有效的验证。由于目前系统设计中数字部分仍然占据着主要部分，常用的SOC集成验证大多数采用纯数字逻辑仿真的形式来进行。数字逻辑仿真速度快，无精度要求，可进行大规模集成电路的仿真验证，并且可以进行一些方法学的适用来加强验证的有效性和完备性。而模拟电路的验证则大多采用的是晶体管级的仿真，晶体管级的仿真精度要求高，速度慢，由于仿真效率较低验证的规模往往容易受限。二者之间的差别所带来的矛盾造成了具有数模混合信号IP的SOC验证的发展瓶颈。

传统的数字和模拟电路部分由于分开设计并且各自具有一定的独立性，在完成对AMS IP的SOC逻辑集成后，通常采用的方法可以是保留数字部分的RTL代码，同时对模拟的部分进行逻辑上的建模，保留其IO端口信号，用逻辑建模反映出模拟部分的特性等，或者对AMS IP建立一个整体性的行为描述模型，如完全用verilog/VHDL描述AMS IP的逻辑功能和特性，这样的行为模型虽然能便于系统集成后的仿真和验证，但没有统一的验证平台来保证行为级模型与模拟部分的功能一致性，并且这样的方式不能完整反映SOC集成后电路特性上的现象和指标，因此传统的验证方法存在一定的局限性。

基于此背景，本专利提出一种在switch芯片中联合PHY模拟部分进行仿真的方法，能够快速有效地帮助发现数模混合芯片中设计存在的问题。

发明内容

为此，本发明实施例提供一种以太网芯片的数模混合仿真方法及系统，以解决现有技术中无法快速、有效地发现数模混合芯片设计中存在缺陷的技术问题。

为了实现上述目的，本发明实施例提供如下技术方案：

根据本发明实施例的第一方面，本申请实施例提供了一种以太网芯片的数模混合仿真方法，所述方法包括：

构建仿真验证平台，形成仿真验证框架；

在所述仿真验证平台中修改文件列表和例化物理层部分，将模拟模型集成至所述仿真验证平台中，所述模拟模型包括：第一行为模型和第二行为模型；

逐步按照目标测试计划，构造针对性激励，覆盖各个功能场景的检查；

基于针对性激励，调用所述第一行为模型，运行第一阶段仿真验证；

所述第一阶段仿真验证运行完成后，判断第一阶段仿真验证是否通过；