[发明专利]一种高速精确匹配查找方法

说明书

本发明提出了一种高速精确匹配查找方法，包括：建表流程：lab_data并行输入到N个HASH算法模块，输出的N个HASH值作为lab_data的N个映射地址，N个映射地址作为RAM的查询地址，对RAM做M级查表，每个映射地址得到的对应数据分别标记为data0、data1、…、datan‑1，表项存储格式包括vld表示表项有效位，如果data0中的vld位无效，或者vld有效且data0中的lab_data与即将存入的lab_data相等则是满足表项存入条件，将当前表项存入RAM，写入地址为addr0；如果data1、data2、…、dataN‑1中的vld位无效，或者vld有效且data0中的lab_data与即将存入的lab_data相等则是满足表项存入条件，将当前表项存入RAM，写入地址为addr1、addr2、…、addrN‑1。本发明具有扩展性强，资源可预估，查表速度快等优点，并大大降低项目硬件成本。

技术领域

本发明属于通信技术领域领域，具体涉及一种高速精确匹配查找方法。

背景技术

在网络通信系统中经常涉及表项查找处理，传统的表项查找通常采用基于地址的查找方式，即按照地址的顺序逐个对表项进行查找，对于网络通信的查表多为五元组或多元组，在高速率需求的情况下，一般线性查找方法无法满足性能需求，近年来，逐渐出现用内容寻址存储器(Content Addressable MeMory)的方式来实现快速查表，其存储和查询方式多样，目前多采用TCAM器件来实现。TCAM器件查找速度虽快，但是TCAM器件价格昂贵，会大大抬高项目硬件成本。

发明内容

(一)要解决的技术问题

本发明要解决的技术问题是如何提供一种高速精确匹配查找方法，以解决查询速度慢且成本高的问题。

(二)技术方案

为了解决上述技术问题，本发明提拱了一种高速精确匹配查找方法，该方法包括建表流程：待存入数据lab_data并行输入到N个HASH算法模块，输出的N个HASH值作为lab_data的N个映射地址，N个映射地址作为RAM的查询地址，对RAM做M级查表，每个映射地址得到的表项对应数据分别标记为data0、data1、…、dataN-1；表项存储格式包括vld，vld表示表项有效位，

如果data0中的vld位无效，或者vld有效且data0中的lab_data与即将存入的lab_data相等则是满足表项存入条件，将当前表项存入RAM，写入地址为addr0；

如果data1、data2、…、dataN-1中的vld位无效，或者vld有效且data0中的lab_data与即将存入的lab_data相等则是满足表项存入条件，将当前表项存入RAM，写入地址为addr1、addr2、…、addrN-1。

进一步地，表项在存入RAM时记录当前存储时间、当前表项状态和有效标识。

进一步地，表项的地址范围0-65535。

进一步地，待存入数据lab_data为五元组或解密三元组。

进一步地，HASH值为16位数据。

进一步地，该方法还包括：如果同时有两个及两个以上的addr都满足存入条件，则优先级addr0addr1…addrN-1，每个lab_data仅需存入一次。

进一步地，该方法还包括：如果N个lab_data值都不满足表项存入条件，查询冲突池，重复上述比较查询，满足表项存入条件，将当前表项存入冲突池，不满足表项存入条件，进入老化更新。

进一步地，lab_data的N个HASH值至少有一个匹配RAM/冲突池地址，且当前RAM/冲突池地址空未被占用，地址查询优先级从hash0到hashN-1递减；