[发明专利]一种降低电路动态功耗的方法

说明书

本发明公开了一种降低电路动态功耗的方法，通过时钟透过率判断，筛选出不需要插入门控时钟的对象寄存器，然后通过功耗分析，确认电路整体功耗削减效果明显，且动态功耗没有大幅增加的情况，最后将不插入门控时钟的对象寄存器作为综合的输入文件进行综合，从而保证有效降低电路的动态功耗。

技术领域

本发明涉及集成电路技术领域，具体涉及一种降低电路动态功耗的方法。

背景技术

在超大规模集成电路设计中，门控时钟技术是目前常采用的低功耗设计技术。通过借助EDA工具，在综合时插入门控时钟能够较大幅度地降低功耗。但是，也存在门控时钟插入后无法达到预期效果的情况，比如当插入门控时钟处的时钟信号一直处于翻转的状态，那么插入门控时钟后功耗可能并没有得到削减，因为门控时钟本身也会带来功耗。电路的功耗分为静态功耗和动态功耗，常见的单纯从电路结构来判断是否插入门控时钟的做法未必能够有效降低动态功耗，而需要综合考虑电路的实际动作来进行判断。

需要说明的是，以上内容仅作为一般的背景介绍，并不一定构成现有技术。

发明内容

本发明所要解决的技术问题是结合电路的实际动作来降低CMOS电路的动态功耗。本发明的目的在于通过精准插入门控时钟来降低电路的动态功耗。

本发明降低电路动态功耗的方法，包括以下步骤：

S101、采用综合工具读入设计文件；

进一步地，所述设计文件为RTL、SAIF文件；

S102、选择门控时钟的类型并全局插入门控时钟；

S103、分析电路的功耗，得到记载功耗信息的文件；

S104、通过时钟透过率判断，筛选出不需要插入门控时钟的对象寄存器；

进一步地，S104包括以下步骤：

S401、时钟透过率的计算；

Case1:当门控时钟的输入时钟信号和输出时钟信号的翻转率的整数后两位小数同时为0时，时钟透过率为1；

Case2:当门控时钟的输入时钟信号和输出时钟信号的翻转率中，任意一个翻转率整数的后两位小数不为0，时钟透过率等于输出时钟信号的翻转率除以输入时钟信号的翻转率即；

S402、获得寄存器个数与时钟透过率的对应关系；

当寄存器数量分别为2、3、4、5、6时，其所对应的时钟透过率分别为40%、60%、80%、100%、100%；

S403、判断是否插入门控时钟；

具体地，当寄存器＞6个时，这些对象寄存器前均需要插入门控时钟，能够有效降低电路动态功耗，此时不做任何操作；

当寄存器≤6个，且时钟透过率的平均值＞20%时，这些对象寄存器前不需要插入门控时钟，将这些寄存器的编号输出到不插入门控时钟的列表中；

进一步地，所述所述每个门控时钟后所挂载的寄存器的数量统计方法是：

通过门控时钟的输入信号和输出信号找到其所连接的器件，获得所有器件的引脚名；

找出名称中带“/D”且方向属性为“输入”的引脚名，由此筛选出门控时钟所挂载的寄存器；

通过对筛选结果进行累加，得到门控时钟挂载的寄存器的数量。

请参见图2，门控时钟由锁存器和与门构成，所述门控时钟的输入信号包括使能信号E和时钟信号CK，所述门控时钟的“Z”引脚与其他器件相连，所述引脚“Z”连接的信号编号为“n_and”。先获得与门控时钟输出引脚“Z”连接的信号“n_and”，然后获得与该信号连接的所有器件的编号如FF1-FF3，最后判断这些器件是否具有D触发器，若有，则判断该门控时钟给后挂载的是寄存器。

S105、功耗结果分析；

对功耗结果进行分析，确认经过步骤S104处理后电路的整体功耗是否减少，并且其中动态功耗是否出现大幅增加的情况。

S106、判断与执行；