[发明专利]磁盘阵列存储设备和热切换方法

权利要求书

1.一种磁盘阵列存储设备，其特征在于，所述设备包括：第一中央处理器CPU、第二CPU、第一CPU系统盘、第二CPU系统盘、控制器、高速串行计算机扩展总线标准PCIE桥片和磁盘阵列；

其中，

所述第一CPU系统盘与第一CPU连接；

所述第二CPU系统盘与所述第二CPU连接；

所述控制器分别与所述第一CPU、所述第二CPU和PCIE桥片连接；

所述PCIE桥片分别与所述第一CPU、所述第二CPU和所述磁盘阵列连接；

所述第一CPU系统盘，用于存储第一CPU的操作系统和应用程序；

所述第二CPU系统盘，用于存储第二CPU的操作系统和应用程序；

所述第一CPU用于向所述控制器发送控制指令；

所述第二CPU用于向所述控制器发送控制指令；

所述控制器用于接收所述第一CPU和/或所述第二CPU发送的控制指令，并根据控制指令控制所述PCIE桥片；

所述PCIE桥片用于基于所述控制器的控制，建立所述磁盘阵列与所述第一CPU之间的通路；或者，基于所述控制器的控制，建立所述磁盘阵列与所述第二CPU之间的通路。

2.根据权利要求1所述的设备，其特征在于，所述磁盘阵列由N个非易失性内存主机控制器接口规范NVME磁盘组成；

其中N为大于等于1的正整数。

3.根据权利要求2所述的设备，其特征在于，所述磁盘阵列组成方式为在存储软件应用层中配置为磁盘阵列，或者，直通。

4.根据权利要求2所述的设备，其特征在于，所述PCIE桥片包括N+2个PCIE端口；

其中，1个PCIE端口为第一上行端口，1个PCIE端口为第二上行端口，N个PCIE端口均为下行端口；且，第一上行端口与所述第一CPU连接，第二上行端口与所述第二CPU连接，每个下行端口与唯一一个NVME磁盘连接。

5.根据权利要求4所述的设备，其特征在于，所述PCIE桥片用于基于所述控制器的控制，建立所述第一上行端口和所述下行端口之间的通路；或者，基于所述控制器的控制，建立所述第二上行端口和所述下行端口之间的通路。

6.根据权利要求5所述的设备，其特征在于，所述PCIE桥片用于在所述磁盘阵列存储设备上电后，建立默认上行端口与所述下行端口之间的通路；

其中，所述默认上行端口为第一上行端口或第二上行端口。

7.根据权利要求6所述的设备，其特征在于，默认CPU用于通过PCIE扫描获取各NVME磁盘，通过各NVME磁盘构成磁盘阵列，加载应用存储服务程序；

其中，所述默认CPU与所述默认上行端口连接。

8.根据权利要求7所述的设备，其特征在于，所述默认CPU与非默认CPU之间存在数据同步接口；

默认CPU实时通过所述数据同步接口将服务配置数据同步至非默认CPU；

其中，所述非默认CPU与非默认上行端口连接；

所述服务配置数据为所述默认CPU执行所述应用存储服务程序时产生的。

9.根据权利要求8所述的设备，其特征在于，所述默认CPU与所述非默认CPU之间存在通信接口，所述通信接口采用定时回环通信方式；

默认CPU用于通过所述通信接口的定时回环通信方式进行心跳检测，确认所述非默认CPU是否运行异常；

所述非默认CPU用于通过所述通信接口的定时回环通信方式进行心跳检测，确认所述默认CPU是否运行异常。

10.根据权利要求9所述的设备，其特征在于，所述控制器包括多个外部IO端口；

所述默认CPU包括第一复位端口；

所述非默认CPU包括第二复位端口；

所述PCIE桥片包括第三复位端口和配置端口；

所述第一复位端口、第二复位端口、第三复位端口和配置端口分别与唯一一个外部IO端口连接。