[发明专利]一种高电源抑制比、快速启动的带隙基准电路有效
| 申请号: | 202210257905.1 | 申请日: | 2022-03-16 | 
| 公开(公告)号: | CN114706444B | 公开(公告)日: | 2023-03-24 | 
| 发明(设计)人: | 李威;董元涛;杜涛;罗和平 | 申请(专利权)人: | 电子科技大学 | 
| 主分类号: | G05F1/567 | 分类号: | G05F1/567 | 
| 代理公司: | 暂无信息 | 代理人: | 暂无信息 | 
| 地址: | 611731 四川省成*** | 国省代码: | 四川;51 | 
| 权利要求书: | 查看更多 | 说明书: | 查看更多 | 
| 摘要: | |||
| 搜索关键词: | 一种 电源 抑制 快速 启动 基准 电路 | ||
1.一种高电源抑制比、快速启动的带隙基准电路,其特征在于包括使能电路、偏置电流电路、带隙基准核心电路和预调节电路;
所述的使能电路包括第一PMOS管PM1、第二PMOS管PM2、第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4、第五NMOS管NM5、第一电阻R1、第二电阻R2、第一反相器INV1、第二反相器INV2、第三反相器INV3;第一PMOS管PM1的漏极和第二PMOS管PM2的栅极、第二电阻R2相连接,三者共同构成上拉电路,VDD与第一PMOS管PM1和第二PMOS管PM2的源极连接,VDD通过第二PMOS管PM2的漏极输出高电平,输出端EN和第三反相器INV3输出端连接,输出端ENN和第二反相器输出端相连接;第一NMOS管NM1的栅极和第二NMOS管NM2栅极、第四NMOS管栅极、第一电阻R1相连接,第一NMOS管NM1源极和第四NMOS管NM4漏极、第五NMOS管NM5漏极相连接;第二NMOS管的漏极和第三NMOS管的栅极连接,第一NMOS管NM1的漏极、第二PMOS管PM2的漏极和第一反相器INV1输入端连接;第一反相器INV1和第五NMOS管NM5的栅极相连接;第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4、第五NMOS管NM5构成下拉电路;第一反相器INV1、第五NMOS管NM5和第一NMOS管NM1形成正反馈回路,从而加快电路下拉速度,减小整体电路启动时间;
所述的偏置电流电路包括第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5、第六PMOS管PM6、第七PMOS管PM7、第八PMOS管PM8、第九PMOS管PM9、第十PMOS管PM10、第十一PMOS管PM11、第十二PMOS管PM12、第三电阻R3、第四电阻R4、第一电容C1、第六NMOS管NM6、第七NMOS管NM7、第八NMOS管NM8、第九NMOS管NM9、第十NMOS管NM10;第三PMOS管PM3、第四PMOS管PM4、第三电阻R3、第一电容C1构成启动电路,第五PMOS管PM5的栅极连接到第六PMOS管PM6栅极,第五PMOS管PM5的漏极连接到第七PMOS管PM7的源极;第六PMOS管PM6的漏极和自身的栅极、第八PMOS管PM8的源极、第九PMOS管PM9的栅极相连;第七PMOS管PM7的栅极连接到第八PMOS管PM8栅极,第七PMOS管PM7的漏极和第六NMOS管NM6的漏极、第六NMOS管NM6的栅极、第七NMOS管NM7的栅极、第四PMOS管PM4的漏极相连;第七NMOS管的源极和第四电阻R4相连;第八PMOS管PM8的漏极和自身的栅极、第七NMOS管NM7的漏极、第十PMOS管PM10的栅极相连;第九PMOS管PM9的漏极和第十PMOS管PM10的源极相连;第十PMOS管PM10的漏极和第八NMOS管NM8的漏极、第八NMOS管NM8的栅极、第九NMOS管NM9的栅极、第十NMOS管NM10的栅极相连;第九NMOS管NM9的漏极和第十一PMOS管PM11的漏极、第十一PMOS管PM11的栅极、第十二PMOS管PM12的栅极、VBP输出端相连接;第十二PMOS管PM12的漏极和第十NMOS管的漏极相连接;
所述的带隙基准核心电路包括第十三PMOS管PM13、第十四PMOS管PM14、第十五PMOS管PM15、第十六PMOS管PM16、第十一NMOS管NM11、第十二NMOS管NM12、第十三NMOS管NM13、第五电阻R5、第六电阻R6、第七电阻R7、第一三极管Q1、第二三极管Q2;第十五PMOS管PM15和第十六PMOS管PM16的栅极相连接,第十五PMOS管PM15的漏极和第十NMOS管NM13的栅极、第十二NMOS管NM12的漏极相连接;第十六PMOS管PM16的漏极和第十三NMOS管NM13的漏极相连接;第十二NMOS管NM12的栅极和第十一NMOS管NM11的漏极、输出端口VREF相连接;放大器的负反馈端和第六电阻R6、第十三NMOS管NM13的源极相连接;放大器的正反馈端和第五电阻R5、第七电阻R7相连接;第一三极管Q1的发射极和第七电阻R7连接;第二三极管Q2的发射极和第六电阻连接;第一三极管Q1和第二三极管Q2的集电极均连接到地;误差放大器采用三级放大结构提高增益,从而提高整体带隙基准电源抑制比;
所述的预调节电路包括第二十二PMOS管PM22、第二十三PMOS管PM23、第二十四PMOS管PM24、第二十五PMOS管PM25、第二十六PMOS管PM26、第十九NMOS管NM19、第二十NMOS管NM20、第二十一NMOS管NM21、第二十二NMOS管NM22;第二十二PMOS管PM22和第二十三PMOS管PM23、第二十五PMOS管PM25和第二十六PMOS管PM26、第二十一NMOS管NM21和第二十二NMOS管NM22为电流镜连接方式,第十九NMOS管NM19栅极连接到第二十一NMOS管NM21和第二十二NMOS管NM22的栅极,第二十NMOS管NM20栅极与第二十四PMOS管PM24、第二十五PMOS管PM25和第二十六PMOS管PM26栅极连接;Vpsr通过PM25管、NM20管形成负反馈回路,当电源电压受到噪声影响时,通过反馈回路来抑制噪声引起的电压波动。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210257905.1/1.html,转载请声明来源钻瓜专利网。





