[发明专利]垂直堆叠的互补场效应晶体管及其制造方法

说明书

本发明公开了一种垂直堆叠的互补场效应晶体管及其制造方法，包括衬底、第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管垂直堆叠在所述衬底上，所述第一晶体管包括第一沟道层，所述第二晶体管包括第二沟道层，所述第一沟道层为采用化学气相沉积法制备的单层MoS₂层，所述第二沟道层为采用化学气相沉积法制备的单层WSe₂层。通过将两个晶体管垂直堆叠，并配合减小各晶体管中沟道层的厚度，可以极限减小晶体管的布局面积和厚度，从而达到在平面和纵向同时极限微缩的目的。

技术领域

本发明涉及半导体技术领域，尤其涉及一种垂直堆叠的互补场效应晶体管及制造方法。

背景技术

半导体产业的持续发展依赖于芯片单位面积上器件密度的不断增加，器件密度的增加通过器件尺寸的缩小来实现。器件尺寸的缩小还可以提高器件的开启电流、截止频率，此外还能降低功耗，从而实现性能更强，功耗更低的芯片，推进信息产业不断向前发展。但是半导体器件尺寸的缩小终将达到其物理极限，为延续摩尔定律每十八个月相同面积芯片性能提高一倍的集成电路发展周期，许多新型的器件相继出现，具有垂直堆叠的互补晶体管(CFET)就是其中之一。

目前有三种主流的方法来缩放CFET：1)用新结构替换CFET以进一步缩小，但是现在是未知的；2)减少栅极介质等效氧化物厚度(EOT),但是由于漏电流的限制，EOT缩放的空间已经非常有限。3)减少半导体厚度可能是克服缩放限制的最终选择。

但是对于传统的Si半导体沟道，当体厚度低于5nm时，由于厚度波动引起的散射，迁移率将急速下降，这就对晶体管的持续缩放构成了严重限制。

发明内容

鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的一种垂直堆叠的互补场效应晶体管及其制造方法。

一方面，提供了一种垂直堆叠的互补场效应晶体管，所述互补场效应晶体管包括衬底、第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管垂直堆叠在所述衬底上，所述第一晶体管包括第一沟道层，所述第二晶体管包括第二沟道层，所述第一沟道层为采用化学气相沉积法制备的单层MoS₂层，所述第二沟道层为采用化学气相沉积法制备的单层Wse₂层。

可选的，所述第一沟道层和所述第二沟道层的厚度均为0.7～1nm。

可选的，所述第一晶体管和所述第二晶体管共用同一个栅极，所述栅极环绕所述第一沟道层和所述第二沟道层布置。

可选的，所述栅极由钛/金组成。

可选的，所述第一晶体管还包括第一源极和第一漏极，所述第一源极和所述第一漏极沿水平方向布置在所述第一沟道层的两端。

可选的，所述第二晶体管还包括第二源极和第二漏极，所述第二源极和所述第二漏极沿水平方向布置在所述第二沟道层的两端。

可选的，所述互补场效应晶体管还包括环栅介质层，所述环栅介质层包覆在所述第一沟道层和所述第二沟道层，所述环栅介质层用于使得所述第一沟道层、所述第二沟道层和所述栅极之间绝缘。

可选的，所述环栅介质层为氧化铪层。

可选的，所述衬底为硅衬底，所述硅衬底的堆叠有所述第一晶体管和所述第二晶体管的一面上形成有一层氧化硅薄膜。

第二方面，提供了一种垂直堆叠的互补场效应晶体管的制造方法，所述制造方法包括：

提供一衬底；

在所述衬底上形成垂直堆叠的第一晶体管和第二晶体管，所述第一晶体管包括第一沟道层，所述第二晶体管包括第二沟道层；